[发明专利]采样脉冲型触发器

摘要

本发明提出一种采样脉冲型触发器，包括：第一数据信号输入单元和第二数据信号输入单元；时钟信号输入单元；第一信号输出单元和第二信号输出单元；第一或非逻辑单元，用于在时钟信号、第一信号和第二信号的控制下输出第一门控的延迟时钟信号；第二或非逻辑单元，用于在时钟信号、第一信号和第二信号的控制下输出第二门控的延迟时钟信号；第一充放电单元，用于在时钟信号和第一门控的延迟时钟信号同为高电平时对第一数据信号进行条件采样；第二充放电单元，用于在时钟信号和第二门控的延迟时钟信号同为高电平时对第二数据信号进行条件采样；和保持单元，用于实现第一信号的上保持通路或下保持通路断开。该触发器不仅具有软边沿特性，还降低了功耗。

主权项

一种采样脉冲型触发器，其特征在于，包括：第一数据信号输入单元和第二数据信号输入单元，用于提供第一数据信号和第二数据信号，所述第一数据信号和第二数据信号互补；时钟信号输入单元，用于提供时钟信号；第一信号输出单元和第二信号输出单元，输出第一信号和第二信号，所述第一信号和第二信号互补；第一或非逻辑单元，所述第一或非逻辑单元分别与所述时钟信号输入单元、所述第一信号输出单元和第二信号输出单元相连，用于在所述时钟信号、所述第一信号和第二信号的控制下输出第一门控的延迟时钟信号；第二或非逻辑单元，所述第二或非逻辑单元分别与所述时钟信号输入单元、所述第一信号输出单元和第二信号输出单元相连，用于在所述时钟信号、所述第一信号和第二信号的控制下输出第二门控的延迟时钟信号；第一充放电单元，所述第一充放电单元分别与所述时钟信号输入单元、所述第一数据信号输入单元和所述第一或非逻辑单元相连，用于在所述时钟信号和所述第一门控的延迟时钟信号同为高电平时对所述第一数据信号进行条件采样；第二充放电单元，所述第二充放电单元分别与所述时钟信号输入单元、所述第二数据信号输入单元和所述第二或非逻辑单元相连，用于在所述时钟信号和所述第二门控的延迟时钟信号同为高电平时对所述第二数据信号进行条件采样；和保持单元，所述保持单元分别与所述时钟信号输入单元、所述第一或非逻辑单元、所述第二或非逻辑单元相连，用于实现所述第一信号的上保持通路或下保持通路断开。