[发明专利]用于堆叠晶片封装体的多晶片构造块及其制造方法有效
| 申请号： | 201210150236.4 | 申请日： | 2009-11-13 |
| 公开（公告）号： | CN102891138B | 公开（公告）日： | 2016-10-19 |
| 发明（设计）人： | R·阿迪穆拉;任明镇 | 申请（专利权）人： | R·阿迪穆拉;任明镇 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/498;H01L23/538;H01L25/16;H01L21/60 |
| 代理公司： | 北京润平知识产权代理有限公司 11283 | 代理人： | 周建秋;王凤桐 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 说明了用于堆叠晶片封装体的多晶片构造块及其制造方法。该多晶片构造块包括具有第一表面和第二表面的弯曲条带，每个表面包括多个电迹线。第一晶片，其通过第一组多个互连耦合到所述弯曲条带的所述第一表面的所述多个电迹线。第二晶片，其通过第二组多个互连耦合到所述弯曲条带的所述第二表面的所述多个电迹线。 | ||
| 搜索关键词： | 用于 堆叠 晶片 封装 多晶 构造 及其 制造 方法 | ||
【主权项】：
一种包括多个多晶片构造块的堆叠晶片封装体，其中每个多晶片构造块包括：具有第一表面和第二表面的弯曲条带，每个表面包括多个电迹线；第一晶片，该第一晶片通过第一组多个互连耦合到所述弯曲条带的所述第一表面的所述多个电迹线；以及第二晶片，该第二晶片通过第二组多个互连耦合到所述弯曲条带的所述第二表面的所述多个电迹线，其中所述弯曲条带的所述第一表面和所述第二表面的所述多个电迹线每个包括连续的导电线路，该导电线路沿着所述第一组多个互连和所述第二组多个互连伸展的方向延伸，其中所述多晶片构造块中的一个堆叠在包括另一弯曲条带的另一多晶片构造块上并且置于衬底上，以及其中所述多晶片构造块中的一个的弯曲条带的端部和所述另一多晶片构造块的另一弯曲条带的端部耦合到所述衬底的表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于R·阿迪穆拉;任明镇，未经R·阿迪穆拉;任明镇许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210150236.4/，转载请声明来源钻瓜专利网。
- 上一篇：基于虚核单片机的单片机生产研发工具及其实现方法
- 下一篇：无线通信用户系统
- 同类专利
- 专利分类
