[发明专利]时钟用异步FIFO存储器无效
| 申请号： | 201210161477.9 | 申请日： | 2012-05-23 |
| 公开（公告）号： | CN102723108A | 公开（公告）日： | 2012-10-10 |
| 发明（设计）人： | 陈峰 | 申请（专利权）人： | 常州芯奇微电子科技有限公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 苏州广正知识产权代理有限公司 32234 | 代理人： | 刘述生 |
| 地址： | 213000 江苏省常州市钟楼区钟楼经济*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种时钟用异步FIFO存储器，包括：数据输入端、主放大电路、双端口存储单元、逻辑控制电路、读/写地址译码电路、读写控制存储电路和数据输出端，所述数据输入端、主放大电路、双端口存储单元和数据输出端依次连接，所述双端口存储单元分别与读/写地址译码电路和逻辑控制电路相连接，所述读写控制存储电路与读/写地址译码电路相连接。通过上述方式，本发明时钟用异步FIFO存储器能够提高电路速度，简化电路结构，降低生产成本。 | ||
| 搜索关键词： | 时钟 异步 fifo 存储器 | ||
【主权项】：
一种时钟用异步FIFO存储器，其特征在于，包括：数据输入端、主放大电路、双端口存储单元、逻辑控制电路、读/写地址译码电路、读写控制存储电路和数据输出端，所述数据输入端、主放大电路、双端口存储单元和数据输出端依次连接，所述双端口存储单元分别与读/写地址译码电路和逻辑控制电路相连接，所述读写控制存储电路与读/写地址译码电路相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于常州芯奇微电子科技有限公司，未经常州芯奇微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210161477.9/，转载请声明来源钻瓜专利网。
- 上一篇：碳纳米结构的保护和表面改性
- 下一篇：一种双波轮三动力洗衣机及其控制方法
