[发明专利]降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法有效
| 申请号： | 201210163138.4 | 申请日： | 2012-05-22 |
| 公开（公告）号： | CN102709166A | 公开（公告）日： | 2012-10-03 |
| 发明（设计）人： | 唐在峰 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法，包括以下顺序步骤：在具有N型掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜层，分别形成N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层，对非掺杂多晶硅硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硅硬掩膜层。在不同厚度的N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上沉积一防反射层，对整个器件进行预设定图案进行刻蚀，刻蚀至露出N型掺杂多晶硅为止。去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形成N型掺杂多晶硅栅极和非掺杂多晶硅栅极。 | ||
| 搜索关键词： | 降低 掺杂 多晶 栅极 刻蚀 形貌 差异 方法 | ||
【主权项】：
降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法，其特征在于，包括以下顺序步骤：步骤1：在具有N型掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜层，分别形成N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层，对非掺杂多晶硅硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硅硬掩膜层；步骤2：在不同厚度的N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上沉积一防反射层，对整个器件进行预设定图案进行刻蚀，刻蚀至露出N型掺杂多晶硅为止；步骤3：去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形成N型掺杂多晶硅栅极和非掺杂多晶硅栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210163138.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于实施测定法的方法和装置
- 下一篇：红外快门式3D眼镜及其节能方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
