[发明专利]相变存储器、其底部接触结构及其各自制作方法

摘要

一种相变存储器底部接触结构的制作方法，包括：在包含导电插塞及第一介电层的半导体衬底上形成第二介电层且在该第二介电层内形成暴露部分导电插塞的沟槽；在第二介电层上及沟槽内依次淀积导电层、第三介电层、充满沟槽的底部抗反射层；利用光刻工艺在沟槽外定义出垂直沟槽且对应导电插塞的条状区域，刻蚀去除该条状区域外部分高度的底部抗反射层；在条状区域表面及底部抗反射层上形成刻蚀副产物层；去除条状区域侧壁外的刻蚀副产物层；依次去除该条状区域外剩余高度的底部抗反射层、第三介电层及导电层。本发明还提供了上述方法形成的相变存储器底部接触结构以及相变存储器的结构及其制作方法。采用本发明的技术方案，可以改善相变存储器的性能。

主权项

一种相变存储器底部接触结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上至少形成有包埋在第一介电层中的导电插塞；在所述导电插塞、及第一介电层上至少形成第二介电层；利用光刻、刻蚀在所述第二介电层内形成暴露部分所述导电插塞的沟槽；在所述第二介电层、沟槽内淀积导电层；在所述导电层上淀积第三介电层；在所述第三介电层上形成第一底部抗反射层，所述第一底部抗反射层充满所述沟槽；利用光刻工艺在所述沟槽外定义出垂直沟槽的条状区域，所述条状区域对应所述导电插塞，刻蚀去除该条状区域之外区域的部分高度的所述第一底部抗反射层，所述部分高度至少使得所述沟槽内剩余的所述第一底部抗反射层的高度不低于沟槽外的第三介电层的高度；利用各向同性干法刻蚀工艺在所述条状区域表面及剩余高度的第一底部抗反射层上形成刻蚀副产物层；利用各向异性干法刻蚀工艺去除条状区域侧壁之外区域的所述刻蚀副产物层；去除所述条状区域之外区域的剩余高度的所述第一底部抗反射层、所述第三介电层及所述导电层；在所述沟槽内填充第四介电层，并CMP去除沟槽外的第四介电层及导电层。