[发明专利]浮栅晶体管的制造方法有效
| 申请号： | 201210238206.9 | 申请日： | 2012-07-10 |
| 公开（公告）号： | CN103545203A | 公开（公告）日： | 2014-01-29 |
| 发明（设计）人： | 何其旸 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种浮栅晶体管的制造方法，包括：提供衬底；在所述衬底上依次形成栅氧化层和牺牲层；对所述牺牲层进行图形化处理，去除与栅极区域对应的牺牲层；在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列；在所述纳米硅量子点晶粒阵列、牺牲层和栅氧化层上形成介质层；去除所述牺牲层上的介质层，且去除栅氧化层上对应的部分介质层；在所述纳米硅量子点晶粒阵列上、所述牺牲层上和所述介质层上形成控制栅层；进行平坦化处理，去除牺牲层上的纳米硅量子点晶粒阵列，且使控制栅层的上表面和牺牲层的上表面齐平；去除剩余的牺牲层。本发明工艺简单，易于控制。 | ||
| 搜索关键词： | 晶体管 制造 方法 | ||
【主权项】：
一种浮栅晶体管的制造方法，其特征在于，包括：提供衬底；在所述衬底上依次形成栅氧化层和牺牲层；对所述牺牲层进行图形化处理，去除与栅极区域对应的牺牲层；在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列；在所述纳米硅量子点晶粒阵列、牺牲层和栅氧化层上形成介质层；去除所述牺牲层上的介质层，且去除栅氧化层上对应的部分介质层；在所述纳米硅量子点晶粒阵列上、所述牺牲层上和所述介质层上形成控制栅层；进行平坦化处理，去除牺牲层上的纳米硅量子点晶粒阵列，且使控制栅层的上表面和牺牲层的上表面齐平；去除剩余的牺牲层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210238206.9/，转载请声明来源钻瓜专利网。
- 上一篇：PMOS晶体管的制作方法
- 下一篇：多个信号转换器的同步
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
