[发明专利]基于HOTLINK的混合型高速数据传输数字式声纳

摘要

本发明的基于HOTLINK的混合型高速数据传输数字式声纳包括多条声阵段和一条数字段，所述多条声阵段并联后与所述数字段连接，形成星型拓扑结构。本发明的基于HOTLINK的混合型高速数据传输数字式声纳采用模块化设计，混合型拓扑结构，提高了声纳的灵活性、可扩展性和通用性。

主权项

1.一种基于HOTLINK的混合型高速数据传输数字式声纳，其特征在于，包括多条声阵段和一条数字段，所述多条声阵段并联后与所述数字段连接，形成星型拓扑结构；所述声阵段包括多个采集传输模块、水听器、前置放大器、后置放大器、姿态传感器以及压力传感器，水听器、前置放大器、后置放大器、采集传输模块依次连接；姿态传感器、压力传感器分别连接采集传输模块；所述多个采集传输模块级联后与所述数字段连接；所述采集传输模块包括数字信号处理器、第一复杂可编程逻辑器件、第一输入解码芯片、第一输出解码芯片、第一均衡器、模数采集芯片和第一耦合器；所述数字信号处理器的数据线与所述模数采集芯片的数据线连接；所述数字信号处理器的地址线与所述第一复杂可编程逻辑器件的连接；所述第一均衡器的输入端通过数据输入输出插座与输入电缆连接，所述第一均衡器的输出端与所述第一输入解码芯片连接；所述第一输入解码芯片与所述第一输出解码芯片连接；所述第一输出解码芯片经所述第一耦合器与输出电缆连接；所述第一输入解码芯片和所述第一输出解码芯片均与所述数字信号处理器连接；所述第一输入解码芯片和第一输出解码芯片均采用CY7C924解码芯片，所述第一均衡器采用CLC014均衡器；所述数字段包括同步控制模块，所述同步控制模块与所述采集传输模块连接；所述同步控制模块包括第二复杂可编程逻辑器件、存储芯片、多片第二输入解码芯片、第二输出解码芯片、第二耦合器和第二均衡器；所述第二复杂可编程逻辑器件通过I/O引脚与所述多片第二输入解码芯片及第二输出解码芯片的控制线连接；所述存储芯片的输入端通过数据线分别与多片所述第二输入解码芯片连接，所述存储芯片的输出端与所述第二输出解码芯片连接；所述多片第二输入解码芯片分别与所述第二输出解码芯片连接；所述第二均衡器分别与多片所述第二输入解码芯片连接；所述第二输出解码芯片经所述第二耦合器与输出电缆连接；所述存储芯片为FIFO存储芯片，所述第二均衡器采用CLC014均衡器，所述第二输入解码芯片和第二输出解码芯片均采用CY7C924解码芯片。