[发明专利]形成集成电路的方法在审
| 申请号： | 201210242444.7 | 申请日： | 2012-07-12 |
| 公开（公告）号： | CN103066005A | 公开（公告）日： | 2013-04-24 |
| 发明（设计）人： | 解子颜;张铭庆;李俊鸿;林益安;陈德芳;陈昭成 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/74 | 分类号： | H01L21/74;H01L21/02 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层，该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。 | ||
| 搜索关键词： | 形成 集成电路 方法 | ||
【主权项】：
形成集成电路的方法，所述方法包括：提供第一材料层；在所述第一材料层上形成第二材料层；在所述第二材料层上形成具有多个第一部件的经图案化的掩模层，所述多个第一部件具有第一间距P1；将所述经图案化的掩模层用作掩模来图案化所述第二材料层，从而在所述第二材料层中形成所述第一部件，并暴露出所述第一材料层的一部分顶面；在图案化所述第二材料层之后，修整所述经图案化的掩模层，以形成经修整的图案化掩模层；将多种掺杂剂引入未被所述经修整的图案化掩模层覆盖的所述第二材料层内，从而形成具有第二间距P2的掺杂区，其中，所述第二间距P2小于所述第一间距P1；去除经修整的图案化掩模层，以暴露出所述第二材料层中的未掺杂区；选择性地去除所述未掺杂区，以形成多个第二部件，所述多个第二部件对应于所述第二材料层中的相应掺杂区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210242444.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
