[发明专利]高性能全加器运算单元电路无效
| 申请号： | 201210246287.7 | 申请日： | 2012-07-08 |
| 公开（公告）号： | CN102739237A | 公开（公告）日： | 2012-10-17 |
| 发明（设计）人： | 吕虹;解建侠;赵彦强;严辉;张润梅;张曙光;王媛;夏义全;王坤侠 | 申请（专利权）人： | 安徽建筑工业学院;吕虹 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230088 安徽省*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种全加器运算单元电路，包括：第一级门电路，包括或非门1、或非门2、或非门3和或非门4；四个或非门的输入分别为(A、B)、(B、Cin)、(A、Cin)、(A、B、Cin)，其中，A、B、Cin为三个一位二进制输入信号，四个或非门的输出分别为Y11、Y12、Y13、Y14；第二级门电路，包括或非门5、或非门6、或非门7和或非门8；四个或非门的输入分别为(A、Y11、Y13)、(B、Y11、Y12)、(Cin、Y12、Y13)、(Y11、Y12、Y13)；四个或非门的输出分别为Y21、Y22、Y23、Cout；第三级门电路，包括或非门9；或非门9的输入为(Y21、Y22、Y23、Y14)，输出为S。 | ||
| 搜索关键词： | 性能 全加器 运算 单元 电路 | ||
【主权项】：
一种或非门全加器运算单元电路，包括：第一级门电路，包括或非门1、或非门2、或非门3和或非门4；四个或非门的输入分别为(A、B)、(B、Cin)、(A、Cin)、(A、B、Cin)，其中，A、B、Cin为三个一位二进制输入信号，四个或非门的输出分别为Y11、Y12、Y13、Y14；第二级门电路，包括或非门5、或非门6、或非门7和或非门8；四个或非门的输入分别为(A、Y11、Y13)、(B、Y11、Y12)、(Cin、Y12、Y13)、(Y11、Y12、Y13)；四个或非门的输出分别为Y21、Y22、Y23、Cout，Cout为全加器进位输出信号；第三级门电路，包括或非门9；或非门9的输入为(Y21、Y22、Y23、Y14)，输出为S，S为全加器和输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽建筑工业学院;吕虹，未经安徽建筑工业学院;吕虹许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210246287.7/，转载请声明来源钻瓜专利网。
