[发明专利]一种三值绝热多米诺正循环门及反循环门

摘要

本发明公开了一种三值绝热多米诺正循环门及反循环门，均由三值低功耗多米诺JKL触发器组成，三值低功耗多米诺JKL触发器由第一三值绝热多米诺文字运算电路、第二三值绝热多米诺文字运算电路、第三三值绝热多米诺文字运算电路、第四三值绝热多米诺文字运算电路和三值JKL触发器基本电路组成，第一三值绝热多米诺文字运算电路、第二三值绝热多米诺文字运算电路、第三三值绝热多米诺文字运算电路和第四三值绝热多米诺文字运算电路将绝热逻辑、多值逻辑和多米诺电路结合在一起，实现了三值低功耗多米诺JKL触发器；优点是在三值低功耗多米诺JKL触发器基础上，具有电路集成度及信息密度较高，功耗较低。

主权项

一种三值绝热多米诺正循环门，其特征在于由三值低功耗多米诺JKL触发器组成，所述的三值低功耗多米诺JKL触发器由第一三值绝热多米诺文字运算电路、第二三值绝热多米诺文字运算电路、第三三值绝热多米诺文字运算电路、第四三值绝热多米诺文字运算电路、三值JKL触发器基本电路和绝热多米诺缓冲器组成，所述的第一三值绝热多米诺文字运算电路、所述的第二三值绝热多米诺文字运算电路、所述的第三三值绝热多米诺文字运算电路和所述的第四三值绝热多米诺文字运算电路均设置有第一时钟信号输入端和第二时钟信号输入端，所述的三值JKL触发器基本电路设置有第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、第一信号输入端、第二信号输入端、第三信号输入端和第四信号输入端，所述的第一三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第一信号输入端连接，所述的第二三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第二信号输入端连接，所述的第三三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第三信号输入端连接，所述的第四三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第四信号输入端连接，所述的三值JKL触发器基本电路的信号输出端与所述的绝热多米诺缓冲器的信号输入端连接，所述的绝热多米诺缓冲器的信号输出端与所述的第四三值绝热多米诺文字运算电路的信号输入端连接，所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第二三值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第三三值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第四三值绝热多米诺文字运算电路的第一时钟信号输入端和所述的三值JKL触发器基本电路的第一时钟信号输入端并接且其并接端为三值低功耗多米诺JKL触发器的第一时钟信号输入端，所述的第一三值绝热多米诺文字运算电路的第二时钟信号输入端、所述的第二三值绝热多米诺文字运算电路的第二时钟信号输入端、所述的第三三值绝热多米诺文字运算电路的第二时钟信号输入端、所述的第四三值绝热多米诺文字运算电路的第二时钟信号输入端和所述的三值JKL触发器基本电路的第二时钟信号输入端并接且其并接端为三值低功耗多米诺JKL触发器的第二时钟信号输入端，所述的三值JKL触发器基本电路的第三时钟信号输入端为三值低功耗多米诺JKL触发器的第三时钟信号输入端，该三值低功耗多米诺JKL触发器还设置有第四时钟信号输入端，所述的第一时钟信号输入端接入幅值电平为2的第一时钟信号，所述的第二时钟信号输入端接入幅值电平为2的第二时钟信号，所述的第三时钟信号输入端接入幅值电平为1的第三时钟信号，所述的第四时钟信号输入端接入幅值电平为1的第四时钟信号，所述的第一时钟信号与所述的第四时钟信号相位相同，所述的第二时钟信号与所述的第三时钟信号相位相同，所述的第一时钟信号与所述的第二时钟信号相位相差180度，所述的第一三值绝热多米诺文字运算电路的信号输入端、所述的第二三值绝热多米诺文字运算电路的信号输入端、所述的第三三值绝热多米诺文字运算电路的信号输入端和所述的第四时钟信号输入端连接。