[发明专利]用于特殊相关应用的修改型平衡吞吐量数据路径架构

摘要

本发明的实施例公开了一种用于特殊相关应用的修改型平衡吞吐量数据路径架构。给出用于修改型平衡吞吐量数据路径架构的装置和方法用于在计算机硬件中高效实施滤波、卷积和相关的数字信号处理算法，其中数据和系数缓冲器可以实施为滑动窗。这一架构使用复用器和从地址生成器单元到乘法累加执行单元的数据路径支路。通过在地址生成器到执行单元的数据路径与寄存器到执行单元的数据路径之间选择，可以克服未对准寻址对系数引起的不平衡吞吐量和乘法累加冒泡周期。修改型平衡吞吐量数据路径架构可以在实施数字信号处理算法时实现每个周期高乘法累加操作速率。

主权项

一种用于执行信号处理操作的装置，包括：存储器存储单元；地址生成器(AG)单元，功能上连接到所述存储器存储单元并且可操作用于通过具有多个规则数据宽度的数据总线从所述存储器存储单元接收数据并且向所述存储器存储单元写入数据；寄存器文件系统，功能上连接到所述AG并且可操作用于从所述AG接收数据并且向所述AG写入值，并且在寄存器存储器阵列中存储值；乘法累加(MAC)执行单元，功能上连接到所述寄存器文件系统并且可操作用于从所述寄存器存储器阵列接收并且向所述寄存器存储器阵列写入，并且将数据值配对相乘和相加并且向所述寄存器存储器阵列中的位置写入求和；以及复用器单元，功能上连接到所述寄存器系统并且通过数据路径连接到所述AG并且可操作用于从所述寄存器系统并且通过所述数据路径从所述AG接收数据；其中在用于所述单独的寄存器存储器位置的分级方案中组织所述寄存器文件系统，其中将单独的寄存器存储器位置配对组织成配对寄存器(PR)单元并且将PR单元配对组织成分组寄存器(GR)单元；并且其中所述AG单元使用未对准地址布局(MAP)系统以通过将任何未对准数据地址与分组寄存器的中点对准将来自所述存储器存储单元的值放入所述寄存器。