[发明专利]缓存预测执行的处理器与装置及方法

摘要

本发明公开了一种缓存(Cache)预测执行的处理器与装置及方法。该处理器包括：多级缓存，访存部件以及主存储器，还包括缓存预测执行装置；所述缓存预测执行装置，包括缓存命中比较单元，预测执行单元，预测执行回滚提交单元；以及预测数据块寄存器，处理器预测执行位，指令预测执行位。其比较访存地址对应的缓存块的状态位是否为有效(Valid)，决定是否缓存预测；当发生缓存预测时，进行预测执行，控制访存部件取回访存结果；根据访存结果，决定将预测执行结果直接提交，还是或者进行回滚，从预测点重新执行。该装置可以有效地降低了处理器的平均访存延时，提高了处理器的性能。

主权项

一种缓存预测执行的处理器，包括多级缓存，访存部件以及主存储器，其特征在于，还包括缓存预测执行装置；所述缓存预测执行装置，包括缓存命中比较单元，预测执行单元，预测执行回滚提交单元；以及预测数据块寄存器，处理器预测执行位，指令预测执行位；其中：所述缓存命中比较单元，用于将发起访存的指令的访存地址的低位对应的缓存块的标签和TLB出来的高位地址比较，根据比较结果置位处理器预测执行位，决定处理器是否进入预测执行模式，并在进入预测执行模式后启动预测执行单元，置位所述发起访存的指令的指令预测执行位有效；所述预测执行单元，用于当发生缓存预测时，进行预测执行，根据后续指令与所述发起访存的指令的依赖关系，决定是否将对应的后续指令的指令预测执行位置有效，并发射访存指令及其后续指令，并在预测执行的同时，控制所述访存部件向上一级缓存或者内部存储器取回所述发起访存的指令的访存结果；所述预测执行回滚提交单元，用于在所述访存部件取回访存结果返回后，通过和预测的数据块进行比较，决定是否回滚或者提交，并将处理器预测执行位和指令预测执行位置无效；所述预测数据块寄存器，用于存储引起预测执行的访存所访问的数据的位置；所述处理器预测执行位，用于表示整个处理器是否处于预测执行状态，用于控制预测执行单元是否工作；所述指令预测执行位，对应于所述处理器执行的指令，用于表示该指令是否属于预测执行指令。