[发明专利]IGBT沟槽型栅极的制造方法无效
申请号: | 201210264335.5 | 申请日: | 2012-07-27 |
公开(公告)号: | CN103050388A | 公开(公告)日: | 2013-04-17 |
发明(设计)人: | 成鑫华;李琳松;肖胜安;孙勤;孙娟;袁苑 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/285 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公布了一种IGBT沟槽型栅极的制造方法,其将栅极导电多晶硅分两次成长:第一次生长较厚的一层多晶硅,但保持沟槽开口,之后在第一层多晶硅的缝隙间引入一层缓冲层,然后生长最后的多晶硅将沟槽填满,缓冲层将被多晶硅环绕,减少多晶硅膜的收缩效应,降低硅片面内应力,以形成低应力IGBT沟槽型栅极,改善硅片翘曲度,以避免工艺流程中的传送问题,且保证两次生长的多晶硅相互连通成为一体,作为一个整体的栅极,不会影响器件的电性。 | ||
搜索关键词: | igbt 沟槽 栅极 制造 方法 | ||
【主权项】:
一种IGBT沟槽型栅极的制造方法,其特征在于:包含如下工艺步骤:第1步,在沟槽内生长一层栅氧化层;第2步,采用LPCVD法淀积第一层多晶硅;第3步,对第一层多晶硅进行回刻,打开沟槽的开口;第4步,对沟槽剩余的缝隙间采用LPCVD法填充缓冲层;第5步,对缓冲层进行回刻,将硅片表面以及沟槽顶部的缓冲层刻蚀干净,同时沟槽内的缝隙间保留有一定的缓冲层;第6步,采用LPCVD法淀积第二层多晶硅,多晶硅将缝隙的缓冲层包裹且与第一层多晶硅连接形成整体构成栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210264335.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种高强度建筑板材及其制备方法
- 下一篇:环保室内门
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造