[发明专利]晶体管制造方法有效
| 申请号： | 201210265042.9 | 申请日： | 2012-07-27 |
| 公开（公告）号： | CN103578996A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种晶体管制造方法，在不增加器件尺寸的前提下，形成了掺杂的锗硅层-无掺杂的锗硅层或者掺杂的碳硅层-无掺杂的碳硅层的应变沟道区，一方面利用锗、碳与硅的不同晶格特点造成应变沟道区与其下方的半导体衬底的晶格失配，使得应变沟道区中产生应力；另一方面通过掺杂的锗硅层或掺杂的碳硅层作为反型层，无掺杂的锗硅层或无掺杂的碳硅层阻挡有掺杂的锗硅层或掺杂的碳硅层中的掺杂离子扩散，有效改善了短沟道效应，进而增大晶体管器件的载流子迁移率。 | ||
| 搜索关键词： | 晶体管 制造 方法 | ||
【主权项】：
一种晶体管制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成外延硅层；刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽；在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层，或者依次外延填充掺杂的碳硅层和无掺杂的碳硅层，形成应变沟道区；在所述应变沟道区上方形成栅极堆叠结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210265042.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
