[发明专利]一种高性能静态随机存储器内部最优分级的方法及其架构无效
| 申请号： | 201210280535.X | 申请日： | 2012-08-09 |
| 公开（公告）号： | CN102760487A | 公开（公告）日： | 2012-10-31 |
| 发明（设计）人： | 洪琪;孟坚;柏娜 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C5/06 |
| 代理公司： | 合肥天明专利事务所 34115 | 代理人： | 吴娜 |
| 地址： | 230601 安徽省合肥市经济技术开*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及高性能静态随机存储器内部最优分级的方法，该方法包括：在全局字线GWLL和局部字线LocalWLL之间插入触发器，将存储阵列的每一行分成存储单元Bitcell数目相等的N个存储模块。本发明还公开了一种高性能静态随机存储器内部最优分级的架构。本发明通过Bitline放电延迟合理选择N的数目，可以实现第一级和第二级的总延迟近似相等，从而实现性能最优。假设字线分级后每行的存储模块个数为N，一行存储单元Bitcell总个数为T，若T=128，字线分组数N大于1，根据延迟分析模型可以得出分级数目越多，全局字线GWLL上延迟变化很小，而局部字线LocalWLL的延迟会大大降低。采用内部字线分级架构，相比于传统的架构，对于触发器的驱动能力要求大大降低，同样可以有效降低延迟。 | ||
| 搜索关键词： | 一种 性能 静态 随机 存储器 内部 最优 分级 方法 及其 架构 | ||
【主权项】：
一种高性能静态随机存储器内部最优分级的方法，该方法包括：在全局字线GWLL和局部字线Local WLL之间插入触发器，将存储阵列的每一行分成存储单元Bitcell数目相等的N个存储模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210280535.X/，转载请声明来源钻瓜专利网。
- 上一篇：控制器的管理方法及系统
- 下一篇：一种移动终端的控制系统及移动终端
