[发明专利]用于捷变信号控制的数字数据延迟方法有效
| 申请号： | 201210282839.X | 申请日： | 2012-08-10 |
| 公开（公告）号： | CN102843127A | 公开（公告）日： | 2012-12-26 |
| 发明（设计）人： | 时慧;樊晓腾;刘亮;左永峰;李增红;王鹏;赵立新;刘盛;周俊杰 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 266000 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于捷变信号控制的数字数据延迟方法，其包括以下步骤：S1、根据数据延迟时间以及参考时钟计算得出FPGA芯片内部的移位寄存器存储深度；根据数据延迟时间精度以及参考时钟计算所需移相时钟个数；S2、利用移位寄存器以及时钟实现第一数据延迟；S3、利用FPGA芯片内部的锁相环产生相位不同的时钟；S4、根据当前延迟数据位所需延迟时间选择时钟；S5、利用选择的时钟实现第二数据延迟；S6、最终实现第一数据和第二数据之和的延迟。本发明解决捷变频信号发生以及分析技术在研制过程中所急需解决的信号同步控制输出的问题。 | ||
| 搜索关键词： | 用于 信号 控制 数字 数据 延迟 方法 | ||
【主权项】：
一种用于捷变信号控制的数字数据延迟方法，其特征在于，所述数字数据延迟方法，其包括以下步骤：S1、根据数据延迟时间以及参考时钟计算得出FPGA芯片内部的移位寄存器存储深度；根据数据延迟时间精度以及参考时钟计算所需移相时钟个数；S2、利用移位寄存器以及时钟实现第一数据延迟；S3、利用FPGA芯片内部的锁相环产生相位不同的时钟；S4、根据当前延迟数据位所需延迟时间选择时钟；S5、利用选择的时钟实现第二数据延迟；S6、最终实现第一数据和第二数据之和的延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210282839.X/，转载请声明来源钻瓜专利网。
