[发明专利]一种基于部分耗尽型SOI工艺的ESD保护结构

摘要

本发明涉及一种基于部分耗尽型SOI工艺的ESD保护结构，其使用SOI工艺中普通的增强型PMOS管，不需做衬底接触，使用PMOS管源端的P+/N阱寄生二极管对N阱进行偏置；PMOS管的栅极使用钳位电路进行偏置。提高了利用反向击穿原理进行ESD保护的能力。其优点是：本发明结构简单，在SOI/CMOS集成电路中占用版图面积小，使用方便，可以有效提高集成电路的ESD耐受水平。

主权项

一种基于部分耗尽型SOI工艺的ESD保护结构，其特征是：包括一个N型衬底PMOS管结构，所述N型衬底PMOS管结构包括栅极（5）、P+源扩散区（4）、P+漏扩散区（6）、N阱（7）、二氧化硅隔离区（3）、埋氧层（2）以及硅衬底（1），所述埋氧层（2）位于硅衬底（1）之上，所述P+源扩散区（4）、P+漏扩散区（6）、N阱（7）和二氧化硅隔离区（3）位于埋氧层（2）之上；所述N阱（7）位于P+源扩散区（4）和P+漏扩散区（6）之间，在P+源扩散区（4）到N阱（7）之间形成寄生二极管（D1），二氧化硅隔离区（3）包围所述P+源扩散区（4）和P+漏扩散区（6）；所述栅极（5）位于N阱（7）之上；所述P+源扩散区（4）的引出端为PMOS管的源端，P+漏扩散区（6）的引出端为PMOS管的漏端；栅极（5）和PMOS管的源端之间连接钳位电路；PMOS管源端的寄生二极管（D1）对N阱（7）进行偏置；PMOS管的栅极（5）使用钳位电路进行偏置。