[发明专利]无毛刺时钟切换电路

摘要

发明公开了一种无毛刺时钟切换电路，包括：一第一时钟同步电路，一第二时钟同步电路，一或门，一异步复位产生电路；通过在现有的无毛刺时钟切换电路的基础上，引入了可以被关断的那个输入时钟的使能信号，通过这个使能信号以及时钟选择信号的切换动作，来异步复位属于那两个可以被关断的输入时钟时钟域的D触发器。本发明能保证在两个输入时钟的其中一个运行一段时间后被关断的情况下，依旧能够正常工作；使得输出时钟在两个异步的输入时钟间切换，并且没有毛刺。

主权项

一种无毛刺时钟切换电路，包括：一第一时钟同步电路，其包括第一与门，第一D触发器，第二D触发器，第三与门；所述第一与门的一输入端输入时钟选择信号，其输出端与所述第一D触发器的数据输入端D相连接；所述第一D触发器的输出端Q与第二D触发器的数据输入端D相连接；所述第二D触发器的输出端Q与第三与门的一输入端相连接；一第二输入时钟信号分别输入到所述第一D触发器和第二D触发器的时钟输入端，以及所述第三与门的另一输入端；一第二时钟同步电路，其包括第一反相器，第二与门，第三D触发器，第四D触发器，第四与门；所述时钟选择信号经第一反相器反相后输入到所述第二与门的一输入端，该第二与门的另一输入端与所述第一时钟同步电路中的第二D触发器的QB端相连接；所述第二与门的输出端与所述第三D触发器的数据输入端D相连接；所述第三D触发器的输出端Q与第四D触发器的数据输入端D相连接；第四D触发器的反相输出端QB端与所述第一与门的另一输入端相连接；所述第四D触发器的输出端Q与第四与门的一输入端相连接；一第一输入时钟信号分别输入到所述第三D触发器和第四D触发器的时钟输入端，以及所述第四与门的另一输入端；一或门，其一输入端与第三与门的输出端相连接，另一输入端与第四与门的输出端相连接；其输出为输出时钟OUTCLK；其特征在于，还包括：一异步复位产生电路，其包括：一第五D触发器，一第二反相器，一第五与门，一第三反相器，一第六与门，一第六D触发器；所述时钟选择信号分别输入到第五D触发器的数据输入端D和第二反相器的输入端；所 述第二反相器的输出端与第五与门的一输入端相连接，所述第五D触发器的输出端Q与第五与门的另一输出端相连接；所述第二输入时钟信号的使能信号输入至第三反相器的输入端，第三反相器的输出端与第六与门的一输入端相连接，第五与门的输出端与第六与门的另一输入端相连接；第六与门的输出端与第六D触发器的数据输入端D相连接；第一输入时钟信号分别输入到所述第五D触发器和第六D触发器的时钟输入端；第六D触发器的输出端Q分别与第一D触发器的异步复位端R和第二D触发器的异步复位端R相连接；第六D触发器输出端Q的输出信号作为脉冲复位信号控制第一D触发器和第二D触发器的复位。