[发明专利]一种全MOS型比较器电路

摘要

本发明公开了一种全MOS型比较器电路。该全MOS型比较器电路包括第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第五PMOS管（P5）、第六PMOS管（P6）、第一NMOS管（N1）和第二NMOS管（N2）;所述第三PMOS管（P3）和第四PMOS管（P4）为参数相同的PMOS管，所述第五PMOS管（P5）和第六PMOS管（P6）为参数相同的PMOS管。本发明的有益效果是：全MOS结构，MOS管的控制特性好，相应速度快，在集成电路中所占面积小，适合用于集成电路中设计该全MOS型比较器电路。

主权项

一种全MOS型比较器电路，其特征在于，该全MOS型比较器电路包括第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第五PMOS管（P5）、第六PMOS管（P6）、第一NMOS管（N1）和第二NMOS管（N2）；所述第三PMOS管（P3）和第四PMOS管（P4）为参数相同的PMOS管，所述第五PMOS管（P5）和第六PMOS管（P6）为参数相同的PMOS管；所述第一PMOS管（P1）的源极连接电压源（VDD），漏极连接第二PMOS管（P2）的源极和第三PMOS管（P3）的源极，栅极连接第二PMOS管（P2）的漏极、第一NMOS管（N1）的漏极和第二NMOS管（N2）的栅极；第二PMOS管（P2）的栅极与第一NMOS管（N1）的栅极和第一输入端（IN1）连接；第三PMOS管（P3）的栅极与第四PMOS管（P4）的栅极和第二输入端连接，漏极与第四PMOS管（P4）的源极、第五PMOS管（P5）的栅极和第六PMOS管（P6）的栅极连接；第四PMOS管（P4）的漏极与第一NMOS管（N1）的源极和第二NMOS管（N2）的漏极连接；第五PMOS管（P5）的漏极与第六PMOS管（P6）的源极和输出端（OUT）连接；第六PMOS管（P6）的漏极接地；第二NMOS管（N2）的源极接地。