[发明专利]一种高压超结IGBT的制作方法有效
| 申请号： | 201210345024.1 | 申请日： | 2012-09-17 |
| 公开（公告）号： | CN103681321A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 王波;朱阳军;卢烁今;胡爱斌 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/331 | 分类号： | H01L21/331 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 刘丽君 |
| 地址： | 100029 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高压超结IGBT的制作方法，包括如下步骤：分别在N型，P型衬底上刻蚀出沟槽；分别外延P型，N型单晶硅填充沟槽，并在填充完毕后，做正面的平坦化和减薄；将硅片正面抛光，然后用酸液处理；将处理过的两硅片精确对准后进行键合；将键合后的硅片背面减薄去除N层，露出N，P间隔排布的形貌；重复第三步，第四步，进行第二次键合；制作器件的正面，采用淀积P型应变SiGe层制作背面集电极层；采用金属Al/Ti/Ni/Ag制作背面金属层。本发明提供的一种高压超结IGBT的制作方法，具有较大高宽比，适合高压器件，也可以用于功率二极管，VDMOS以及其他功率器件。 | ||
| 搜索关键词： | 一种 高压 igbt 制作方法 | ||
【主权项】：
一种高压超结IGBT的制作方法，其特征在于；包括如下步骤：第一步，分别在N型，P型衬底上刻蚀出沟槽；第二步，分别外延P型，N型单晶硅填充沟槽，并在填充完毕后，做正面的平坦化和减薄；第三步，将硅片正面抛光，然后用酸液处理；第四步，将处理过的两硅片精确对准后进行键合；第五步，将键合后的硅片背面减薄去除N层，露出N，P间隔排布的形貌；第六步，重复第三步，第四步，进行第二次键合；第七步，进行正面减薄后，制作器件的正面；第八步，将背面减薄，再在背面淀积P型应变SiGe层作为集电极层；第九步，采用金属Al/Ti/Ni/Ag制作背面金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210345024.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
