[发明专利]半导体器件制造方法

摘要

本发明提供了一种应力半导体制造方法。在本发明的方法中，在张应力层和压应力层的表面覆盖了一层TEOS保护层，在通过第一次CMP工艺，打开虚设栅极，但保留部分厚度的TEOS保护层，用以保护张应力层和压应力层在腐蚀虚设栅极绝缘层时不受损伤，克服了现有技术中的缺陷；接着，形成栅极凹槽后，进行第二次CMP工艺，去除剩余的TEOS保护层，并完成高K栅绝缘层和金属栅极制造，实现了后栅工艺与双应变应力层的工艺集成。

主权项

一种半导体器件制造方法，其特征在于包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成NMOS区域和PMOS区域；形成NMOS晶体管和PMOS晶体管，所述NMOS晶体管和所述PMOS晶体管包括虚设栅极和虚设栅极绝缘层；在所述NMOS晶体管之上形成张应力层，在所述PMOS晶体管之上形成压应力层，其中，覆盖在源漏区域正上方的所述张应力层和所述压应力层的上表面低于所述虚设栅极的上表面；全面性沉积TEOS保护层，其覆盖所述张应力层和所述压应力层；进行第一次CMP工艺，暴露所述虚设栅极的顶部，并保留部分厚度的TEOS保护层；依次去除所述虚设栅极和所述虚设栅极绝缘层，形成栅极凹槽；进行第二次CMP工艺，去除剩余的所述TEOS保护层；在所述栅极凹槽中，分别形成所述NMOS晶体管和所述PMOS晶体管的高K栅绝缘层和金属栅极。