[发明专利]基于FPGA的高速可变点FFT处理器及其处理方法无效
申请号: | 201210364555.5 | 申请日: | 2012-09-18 |
公开(公告)号: | CN102945224A | 公开(公告)日: | 2013-02-27 |
发明(设计)人: | 马佩军;谢辉辉;舒浩;史江义;田映辉;邸志雄;汤海华 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G06F17/14 | 分类号: | G06F17/14 |
代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 田文英;王品华 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种基于FPGA的高速可变点FFT处理器及其处理方法,本发明的FFT处理器包括多级处理模块和一级输出模块,多级处理模块和输出模块以流水线方式级连。本发明处理方法的具体步骤为:1、初始设置;2、接收数据;3、数据存储;4、蝶形处理;5、判断FFT运算是否完成;6、结果输出。本发明主要解决现有FFT处理器控制复杂,模块可移植性差和硬件实现困难的问题;通过使用改进结构的基-2算法,本发明FFT处理器的每级结构固定,控制逻辑简单,模块可移植性强,很适合在单片FPGA中实现,同时可以获得高速度、高精度的特性。 | ||
搜索关键词: | 基于 fpga 高速 可变 fft 处理器 及其 处理 方法 | ||
【主权项】:
基于FPGA的高速可变点FFT处理器,包括多级处理模块和一级输出模块,多级处理模块和输出模块以流水线方式级连;所述处理模块中的存储单元与控制单元、蝶形单元通过数据总线和控制总线相连;所述输出模块中的存储单元与控制单元、输出选择单元通过数据总线和控制总线相连;所述处理模块中的存储单元,用于存储处理模块的输入数据;所述处理模块中的控制单元,用于控制和协调本级处理模块的存储单元、蝶形单元和下一级处理模块的控制单元;所述处理模块中的蝶形单元,用于完成每级处理模块的蝶形处理,并把处理结果送给输出模块和下一级处理模块的存储单元;所述输出模块,用于从不同级处理模块选择输出结果来实现可变点数的FFT处理器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210364555.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种文字识别方法
- 下一篇:多用户硬盘系统及其实现方法