[发明专利]多层衬底组装的集成电路

摘要

本发明涉及一种多层衬底组装的集成电路，包括：底层衬底（b）上面设置至少一个上层衬底（2），一组引线柱（1a）分别穿过所有的上层衬底上相应的套装孔并用导电胶或绝缘胶将引线柱连接固定，每两层相邻的衬底之间的每个引线柱（1a）上分别套装一个隔离柱（3），这样可以组装多层衬底。本发明的有益效果是：通过采用创新设计的多层衬底组装技术，可以将常规混合集成电路衬底组装密度提高最少2倍以上，具有衬底组装工艺加工简洁易行、衬底组装密度高、适用广泛的显著效果。相比先进的MCM技术，该发明具有加工成本低的优点。

主权项

一种多层衬底组装的集成电路，包括外壳（1），外壳（1）的底座上连接底层衬底（2），其特征在于：a、外壳（1）的底座上设有一组引线柱（1a），每个引线柱分别穿过底层衬底（b）上对应的套装孔、并向外壳内腔延伸一段长度，套装孔内设有导电胶或绝缘胶将引线柱连接固定；b、底层衬底（b）上面设置至少一个上层衬底（2），所述的一组引线柱（1a）分别穿过所有的上层衬底（2）上相应的套装孔，每个上层衬底（2）上的套装孔内设有导电胶或绝缘胶将引线柱连接固定，底层衬底（b）与相邻的上层衬底之间、以及每两个相邻的上层衬底之间的每个引线柱上分别套装一个隔离柱（3）。