[发明专利]一种处理器纠错检错EDAC电路实现优化方法

摘要

本发明涉及一种处理器纠错检错EDAC电路实现优化方法，采用异或树实现纠错检错EDAC电路，使用二输入异或门实现异或树，通过分析纠错检错EDAC算法，选择可进行算法调度的单元，并进行算法调度，实现纠错检错EDAC编码模块，本发明针对异或树实现的EDAC电路的方式，提出的硬件实现优化方法，从EDAC算法入手分析异或门资源，进行算法调度，能够有效地减少纠错检错EDAC电路的异或门资源，从而有效地减少了EDAC电路的面积和功耗，节省电路实现资源，校验位越多的EDAC电路，优化的效果越明显。

主权项

一种处理器纠错检错EDAC电路实现优化方法，其特征在于：包括如下步骤：(1)根据纠错检错EDAC算法，用硬件语言描述实现EDAC电路的编码方程组；(2)分析所述编码方程组中生成校验位的各数据元素Mi，根据数据元素Mi在方程组中出现次数的多少，对各数据元素进行由高到低排序，形成排序表1；(3)根据步骤(2)得到的结果，对纠错检错EDAC电路实现进行算法调度，具体方法如下：(a)采用两两数据异或的方法，在排序表1中按照由高到低的次序，以每两个数据为一组，形成一个新的数据单元Mij，新的数据单元作为二输入门的输入数据，所有新的数据单元形成数据单元集合1；(b)分析步骤(1)中的编码方程组，若存在任意两个方程中同时使用到数据单元集合1中两个相同的数据单元时，则将这两个数据单元作为二输入异或门的输入，形成一个新的数据单元Mijkl，添加到单元集合1中，形成单元集合2；(c)使用单元集合2中的数据单元实现步骤(1)中的编码方程组，若存在任意两个方程中同时使用到数据单元集合2中两个相同的数据单元时，则将这两个数据单元作为二输入异或门的输入，形成一个新的数据单元M’ijkl，添加到单元集合2中，形成单元集合3......，依次类推，直至使用形成的单元集合n中的数据单元实现步骤(1)中的编码方程组时，不存在任意两个方程中同时使用到两个相同的数据单元时，进入步骤(4)；(4)采用步骤(3)得到单元集合n中的数据单元实现EDAC电路的编码方程组，进而由编码方程组实现纠错检错EDAC电路；其中n为正整数，n≥1；i、j、k、l取值为正整数或0。