[发明专利]一种基于阵列处理器的多地址数据排列方法及装置有效
| 申请号： | 201210397901.X | 申请日： | 2012-10-18 |
| 公开（公告）号： | CN103777919B | 公开（公告）日： | 2016-11-30 |
| 发明（设计）人： | 李原;沈承科;杨健 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G06F7/76 | 分类号： | G06F7/76 |
| 代理公司： | 深圳市世纪恒程知识产权代理事务所 44287 | 代理人： | 胡海国 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于阵列处理器的多地址数据排列方法及装置，所述方法包括：将LTE PUSCH符号级链路处理划分成五个操作过程kernel，以分别完成快速傅立叶变换FFT、信道估计CHE、最小均方差MMSE、离散傅立叶逆变换IDFT以及解调制LLR；在执行完FFT的操作过程后，通过内部交换网对以紧凑方式存储在L1D缓存之中的资源块RB数据按照之后各个kernel的不同输入排列需求进行紧凑排序。本发明可自适应各种不同的排序情况，并且通过对实际排序情况进行归纳提炼，整理出各种情况下的排序策略选择，设计出优化的取数方式、循环移位方式以及掩码策略，从而对在阵列处理器中实现RB数据流排序进行了优化。 | ||
| 搜索关键词： | 一种 基于 阵列 处理器 地址 数据 排列 方法 装置 | ||
【主权项】：
一种基于阵列处理器的多地址数据排列方法，其特征在于，包括：将符号级链路处理划分成五个操作过程kernel，以分别完成快速傅立叶变换FFT、信道估计CHE、最小均方差MMSE、离散傅立叶逆变换IDFT以及解调制LLR；在执行完FFT的操作过程后，通过内部交换网对以紧凑方式存储在L1D缓存之中的资源块RB数据按照之后各个kernel的不同输入排序需求进行紧凑排序，其具体操作步骤包括：A、有效用户设备UE数据到来时，获取其起始位置信息以及长度信息；B、对取到的UE数据进行全体循环移位，并使得移位后的起始位置对应至需要衔接的RB结束位置；C、将分别来自不同UE的衔接行的UE数据通过掩码的方式合并，其余行的数据紧接写入，以实现紧凑对接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210397901.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种快速高效获得加拿大红枫愈伤组织的方法
- 下一篇：一种预防肩周炎的枕头
