[发明专利]通用型高速并、串行总线开发验证平台

摘要

本发明提出的一种通用型高速并、串行总线开发验证平台，旨在提供一种通用性强、集成度高、能够实现数据的高速采集、存储、传输、编码、回放或其它处理的总线开发验证平台。本发明通过下述技术方案予以实现：嵌入式处理器PowerPC通过CPCIE、CPCI接口与外部CPCIE、CPCI设备相连，用于对CPCIE/PCIE协议、CPCI/PCI协议的开发验证，同时通过SRIO接口与2个FPGA相连，用于SRIO总线的开发验证;2个FPGA之间通过PCIE、SRIO、FC相连，用于对FPGA间的高速串行SRIO、PCIE、FC总线开发验证及总线协议间的相互转换;FPGA通过FC接口、CPCIE、CPCI接口、SRIO接口与平台外部相应接口设备相连，实现基于FPGA的FC总线、CPCIE、CPCI、PCI及SRIO总线的开发验证。

主权项

一种通用型高速并、串行总线开发验证平台，具有如下技术特征，用于对CPCIE/PCIE协议和CPCI/PCI协议开发验证的嵌入式处理器PowerPC，通过CPCIE、CPCI接口与外部CPCIE、CPCI设备相连，用于对CPCIE/PCIE协议、CPCI/PCI协议的开发验证，同时通过SRIO接口与2个FPGA相连，用于SRIO总线的开发验证;2个FPGA之间通过PCIE、SRIO、FC相连，用于对FPGA间的高速串行SRIO、PCIE、FC总线开发验证及总线协议间的相互转换; FPGA通过FC接口、CPCIE、CPCI接口、SRIO接口与平台外部相应接口设备相连，实现基于FPGA的FC总线、CPCIE、CPCI、PCI及SRIO总线的开发验证;FPGA扩展保留了SATA接口，用于对高速存储总线SATA及SAS的开发验证，且PowerPC与2个FPGA均含有与平台外网络连接的网络接口，其中，PowerPC为嵌入式处理器，FPGA为可编程逻辑门阵列，FC为光纤接口，UART为串口，RGMII,SGMII为网络接口，CPCI/PCI为并行总线， CPCIE/PCIE为高速串行总线 ，SATA及SAS为串行存储接口，CPCI、PCI均指PCI协议，CPCIE、PCIE均指PCIE总线协议，CPCI总线为PCI总线的机械特性加强版，CPCIE总线为PCIE总线的机载特性加强版。