[发明专利]自对准三重图形化方法

摘要

本发明提供了一种自对准三重图形化方法，其首先在形成有第一硬掩模层的半导体衬底上形成多个间隔分布的第一图形，第一图形的两个侧壁形成有侧墙，相邻两个侧墙的空隙处形成有第二牺牲层，去除第一图形后形成第一沟槽，第一沟槽的底壁及侧壁上形成有第二硬掩模层，其表面形成有第二沟槽，第二沟槽内填充有第三硬掩模层，去除第二牺牲层及填充在第一沟槽内并未被第三硬掩模层覆盖的第二硬掩模层，接着去除暴露的第一硬掩模层，以在半导体衬底上形成多个间隔分布的第三图形及第四图形。与自对准双重图形化方法相比，本发明增加了在半导体衬底上形成图形的密度，并减小了半导体衬底上相邻两个图形的间距，进而能缩小图形的特征尺寸。

主权项

一种自对准三重图形化方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有第一硬掩模层；在所述第一硬掩模层上形成第一牺牲层，对所述第一牺牲层进行图形化处理，以形成多个间隔分布的第一图形，在所述第一图形的两个侧壁形成侧墙；在所述第一硬掩模层、第一图形及侧墙上形成第二牺牲层，对所述第二牺牲层进行平坦化处理直至露出所述第一图形；去除所述第一图形，在所述第一图形所在位置形成第一沟槽，在所述第一沟槽的底壁及侧壁上形成第二硬掩模层，且所述第二硬掩模层的表面形成有第二沟槽，所述第二沟槽内填充有第三硬掩模层；去除所述第二牺牲层及填充在所述第一沟槽内并未被所述第三硬掩模层覆盖的第二硬掩模层，第三硬掩模层及剩余的第二硬掩模层堆叠成第二图形；以所述第二图形及侧墙为掩模对所述第一硬掩模层进行刻蚀，第三硬掩模层、剩余的第二硬掩模层及剩余的第一硬掩模层堆叠成第三图形，侧墙及剩余的第一硬掩模层堆叠成第四图形。