[发明专利]不受工艺偏差影响的精密恒流源中的温度补偿电路

摘要

本发明涉及一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其解决了以往的技术受工艺偏差影响以至于电流源精度低、稳定性差的问题。本发明结构合理，效果明显，实施方便，利于推广应用。

主权项

一种不受工艺偏差影响的精密恒流源中的温度补偿电路，其特征在于：该电路由电阻分压器及多个晶体管构成；电阻分压器为串联在一起的第一电阻R1、第二电阻R2和第三电阻R3，R1的一端接2.5V基准电压，R3另一端接地；第一PMOS晶体管P1、 NMOS晶体管N1和第四电阻R4产生一支路电流，PMOS晶体管P1的源接电源VCC，栅漏短接，接第一NMOS晶体管N1的漏端，第一NMOS晶体管N1的栅接2.5V基准电压，第一NMOS晶体管N1的源接第四电阻R4的一端，第四电阻R4另一端接地；第二PMOS晶体管P2和第一NPN型晶体管Q1以及第二NPN型晶体管Q2组成一条支路，第二PMOS晶体管P2的源端接电源VCC，栅接第一PMOS晶体管P1的栅，第一NPN型晶体管Q1的基极和集电极短接接第二PMOS晶体管P2的漏端，第二NPN型晶体管Q2基极和集电极短接接第一NPN型晶体管Q1的发射极，第二NPN型晶体管Q2的发射极接地，第二PMOS晶体管P2的漏端引出电压信号Vtemp；第三PMOS晶体管P3和第二NMOS晶体管N2组成支路，第三PMOS晶体管P3的源端接电源VCC，栅接第一PMOS晶体管P1的栅，第二NMOS晶体管N2栅漏短接接第三PMOS晶体管P3的漏，源端接地；第三PMOS晶体管P3的漏端引出电压信号VB；第四PMOS晶体管P4、第五PMOS晶体管P5、第七PMOS晶体管P7、第八PMOS晶体管P8和第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5组成一个比较器，第五NMOS晶体管N5为差分对提供尾电流，栅接电压VB，源极接地，第三NMOS晶体管N3和第四NMOS晶体管N4是比较器的差分对，第三NMOS晶体管N3和第四NMOS晶体管N4的源端接在一起然后一起接第五NMOS晶体管N5的漏端，第三NMOS晶体管N3的栅接1.6V，第四NMOS晶体管N4的栅接电压信号Vtemp，负载管第七PMOS晶体管P7的栅漏短接接第三NMOS晶体管N3的漏端，负载管第八PMOS晶体管P8的栅接第七PMOS晶体管P7的栅，漏接第四NMOS晶体管N4的漏，第四PMOS晶体管P4栅漏短接接第七PMOS晶体管P7的源，第四PMOS晶体管P4的源接电源VCC，第五PMOS晶体管P5栅漏短接接第八PMOS晶体管P8的源，第五PMOS晶体管P5的源接电源VCC；第九PMOS晶体管P9、第十PMOS晶体管P10、第十二PMOS晶体管P12、第十三PMOS晶体管P13和第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8组成一个比较器，第八NMOS晶体管N8为差分对提供尾电流，栅接电压VB，源极接地；第六NMOS晶体管N6、第七NMOS晶体管N7是比较器的差分对，第六NMOS晶体管N6和第七NMOS晶体管N7的源端接一起后再接第八NMOS晶体管N8的漏端，第六NMOS晶体管N6的栅接1.0V，第七NMOS晶体管N7的栅接Vtemp，负载管第十二PMOS晶体管P12的栅漏短接接第七NMOS晶体管N7的漏端，负载管第十三PMOS晶体管P13的栅接第十二PMOS晶体管P12的栅，第十三PMOS晶体管P13的漏接第六NMOS晶体管N6的漏，第九PMOS晶体管P9栅漏短接接第十二PMOS晶体管P12的源，第九PMOS晶体管P9的源接电源VCC，第十PMOS晶体管P10栅漏短接接第十三PMOS晶体管P13的源，第十PMOS晶体管P10的源接电源VCC；第六PMOS晶体管P6的栅接比较器（1）中第五PMOS晶体管P5的栅，第六PMOS晶体管P6的源接电源VCC，第十一PMOS晶体管P11的栅接比较器（2）中第十PMOS晶体管P10的栅，第十一PMOS晶体管P11的源接电源VCC，第六PMOS晶体管P6和第十一PMOS晶体管P11的漏端接在一起。