[发明专利]阵列基板、显示装置及制备方法有效
申请号: | 201210430039.8 | 申请日: | 2012-10-31 |
公开(公告)号: | CN103022145B | 公开(公告)日: | 2016-11-16 |
发明(设计)人: | 马占洁 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L27/02;H01L21/77;H01L21/266;G03F7/00 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 王莹 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种阵列基板、显示装置及制备方法,涉及显示技术领域。该阵列基板,包括:基板、多晶硅层、栅绝缘层和金属层;所述多晶硅层设置在所述基板的上方,包括:沟道区以及所述沟道区两侧的离子掺杂区;所述栅绝缘层设置在所述多晶硅层的上方;所述金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线。本发明采用PR胶作为阻挡层的方式代替栅电极作为阻挡层的方式进行离子掺杂,降低了注入的掺杂离子向沟道区扩散导致的短沟道效应,同时也减小了栅源漏之间的耦合电容,从而提高了TFT的工作性能。 | ||
搜索关键词: | 阵列 显示装置 制备 方法 | ||
【主权项】:
一种阵列基板,包括:基板、多晶硅层、栅绝缘层和金属层;所述多晶硅层设置在所述基板的上方,包括:沟道区以及所述沟道区两侧的离子掺杂的源区和漏区;所述栅绝缘层设置在所述多晶硅层的上方;其特征在于,所述金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线,其中,所述栅绝缘层覆盖所述沟道区并延伸覆盖两侧的源区和漏区的各一部分;所述沟道区的宽度大于所述栅电极的宽度;所述栅线在与所述数据线交叉处断开,所述断开的栅线通过所述金属层上方的连接电极进行连接;或者,所述数据线在与所述栅线交叉处断开,所述断开的数据线通过所述金属层上方的连接电极进行连接;所述阵列基板还包括:像素电极,所述像素电极和所述连接电极由同层材料形成;钝化层,所述钝化层设置在所述金属层上方,所述连接电极通过所述钝化层上的过孔连接所述断开的栅线或者所述断开的数据线;设置在所述像素电极、所述连接电极以及所述钝化层上方的像素电极边缘保护层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210430039.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种氧化物半导体材料及薄膜晶体管
- 下一篇:厌氧用混合搅拌器
- 同类专利
- 专利分类