[发明专利]PLC输出数据刷新、读写与时序控制器

摘要

一种PLC输出数据刷新、读写与时序控制器，包括命令和地址控制模块、32入4位出存储器、4入32位出存储器、数据传送控制模块、PLC输出映像存储器、数据锁存器与输出端口和脉冲发生器；该控制器应用FPGA设计硬连接控制电路，在内部时序脉冲控制下自主完成输出数据刷新、读写数据命令的操作；在执行数据写入或读出命令时，1个WR信号写入命令和输出软元件Y编号和Y组值；写入命令的第2个WR信号写入数据，控制器按照4位一组数据逐一存储到PLC输出映像存储器；数据读出命令按照4位一组数据组织，发出读出请求信号，系统响应发出RD信号读出数据。该控制器充分利用FPGA并行操作的功能，能自主完成读出和写入数据的操作。

主权项

一种PLC输出数据刷新、读写与时序控制器，其特征在于：该控制器包括命令和地址控制模块（Ⅰ）、32入4位出存储器（Ⅱ）、4入32位出存储器（Ⅲ）、数据传送控制模块（Ⅳ）、PLC输出映像存储器（Ⅴ）、数据锁存器与输出端口（Ⅵ）和脉冲发生器（Ⅶ）；所述命令和地址控制模块（Ⅰ）分别与32入4位出存储器（Ⅱ）、4入32位出存储器（Ⅲ）、数据传送控制模块（Ⅳ）、PLC输出映像存储器（Ⅴ）、数据锁存器与输出端口（Ⅵ）和脉冲发生器（Ⅶ）连接；所述32入4位出存储器（Ⅱ）还与数据传送控制模块（Ⅳ）和PLC输出映像存储器（Ⅴ）连接；所述4入32位出存储器（Ⅲ）还与数据传送控制模块（Ⅳ）和PLC输出映像存储器（Ⅴ）连接；所述数据传送控制模块（Ⅳ）还与PLC输出映像存储器（Ⅴ）和脉冲发生器（Ⅶ）连接；    所述PLC输出映像存储器（Ⅴ）还与数据锁存器与输出端口（Ⅵ）连接； 所述命令和地址控制模块（Ⅰ）当系统地址总线的地址值是PLC输出数据刷新、读写与时序控制器的地址值，所述命令和地址控制模块（Ⅰ）在系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出软元件Y编号和Y组值并予以输出，控制脉冲发生器（Ⅶ）的启动或复位操作，向32入4位出存储器（Ⅱ）发出写入32位数据信号，或者向4入32位出存储器（Ⅲ）发出读出32位数据信号；所述命令和地址控制模块（Ⅰ）的所有命令输出信号为“0”有效；所述32入4位出存储器（Ⅱ）在执行数据信息写入命令阶段，在命令和地址控制模块（Ⅰ）输出32位数据写入信号作用下，将系统数据总线的32位数据存储在32入4位出存储器（Ⅱ）中，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存储到PLC输出映像存储器（Ⅴ）中；所述4入32位出存储器（Ⅲ）在执行数据信息读取命令阶段，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存入所述4入32位出存储器（Ⅲ）中；在系统RD信号的作用下，将32位数据传输到系统数据总线上；所述数据传送控制模块（Ⅳ）在执行数据信息写入命令阶段，在时序脉冲的控制下，按照Y编号和Y组值所规定的4位一组数据逐一从32入4位出存储器（Ⅱ）中读出并存储到PLC输出映像存储器（Ⅴ）中；在执行数据信息读取命令的过程中，按照Y编号和Y组值所规定的4位一组数据逐一从PLC输出映像存储器（Ⅴ）中读出并存储到4入32位出存储器（Ⅲ）中； 所述数据传送控制模块（Ⅳ）将Y编号的高m位作为4位一组数据的首地址，Y组值作为4位一组数据的个数；当Y组值减少到0时，表明以4位为一组数据的读写操作完成，所述数据传送控制模块（Ⅳ）向命令和地址控制模块（Ⅰ）发出数据读写操作复位信号；所述PLC输出映像存储器（Ⅴ）在执行数据信息写入命令阶段，以Y编号的高m位作为4位数据的首地址，按照Y组值逐一存储4位为一组的数据；在执行数据信息读取命令阶段，以Y编号的高m位作为4位数据的首地址，按照Y组值逐一输出4位数据；所述数据锁存器与输出端口（Ⅵ）用于锁存PLC输出信息，驱动PLC外部负载；所述脉冲发生器（Ⅶ）作为PLC输出数据刷新、读写与时序控制器的内部时序控制模块；脉冲发生器（Ⅶ）被启动工作后，首先发出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器（Ⅶ）被复位，其中，脉冲④作为循环启动信号；上述m的取值范围是：m为3、4或5。