[发明专利]半导体器件的制造方法无效
| 申请号： | 201210444176.7 | 申请日： | 2012-11-08 |
| 公开（公告）号： | CN103107112A | 公开（公告）日： | 2013-05-15 |
| 发明（设计）人： | 中川博;高田繁;田中保 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李兰;孙志湧 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件的制造方法，提高了半导体器件的制造效率。将电耦合半导体芯片的多个外部端子(引线)与多个端子(测试端子)的接触区彼此分别接触。这在半导体芯片和测试电路之间建立电耦合。因此执行电测试。本文中的端子在多个半导体器件的电测试中将被重复使用。而端子的接触区包括由第一合金形成的芯材以及覆盖芯材的金属膜。此外，金属膜由硬度高于第一合金的第二合金形成。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
一种用于制造半导体器件的方法，包括以下步骤：(a)制备包括芯片安装部和多个外部端子的基材；(b)将包括多个电极焊盘的半导体芯片安装到所述基材的所述芯片安装部上；(c)经由多个导电部件分别将所述半导体芯片的所述电极焊盘与所述基材的所述外部端子电耦合；以及(d)使所述基材的所述外部端子与多个测试端子的接触区接触，由此将所述半导体芯片与测试电路电耦合，并且执行电测试，所述测试端子的所述接触区中的每一个包括由第一合金形成的芯材以及覆盖所述芯材的金属膜，并且所述金属膜由硬度高于所述第一合金的第二合金形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210444176.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种360°全息浮空成像系统
- 下一篇：移摆管夹紧机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
