[发明专利]半导体器件

摘要

本发明公开了一种半导体器件，其包括主驱动单元，其被配置成接收输出数据且将所接收的数据驱动至数据输出焊盘；预加重数据发生单元，其被配置成对将输出数据延迟一个数据周期而获得的延迟的数据与输出数据进行比较，将比较结果延迟一个数据周期，以及输出延迟的数据作为预加重数据；以及预加重驱动单元，其被配置成接收预加重数据且将所接收的数据驱动至数据输出焊盘。

主权项

一种半导体器件，包括：主驱动单元，所述主驱动单元被配置成接收包括连续施加的第一输出数据至第三输出数据的输出数据且将所接收的输出数据驱动至数据输出焊盘；预加重数据发生单元，所述预加重数据发生单元被配置成对将所述输出数据延迟一个数据周期而获得的延迟的数据与所述输出数据进行比较，将比较结果延迟一个数据周期，以及输出所延迟的比较结果作为预加重数据；以及预加重驱动单元，所述预加重驱动单元被配置成接收所述预加重数据且将所接收的预加重数据驱动至所述数据输出焊盘，其中，所述预加重驱动单元包括：上拉加重驱动单元，所述上拉加重驱动单元被配置成如果第一输出数据与第二输出数据都处于逻辑低电平，则在从第三输出数据被驱动至所述数据输出焊盘的时间点开始的预设时间期间，将所述数据输出焊盘朝向逻辑高电平上拉驱动；以及下拉加重驱动单元，所述下拉加重驱动单元被配置成如果第一输出数据与第二输出数据都处于逻辑高电平，则在从第三输出数据被驱动至所述数据输出焊盘的时间点开始的预设时间期间，将所述数据输出焊盘朝向逻辑低电平下拉驱动。