[发明专利]一种半导体器件的制备方法有效
| 申请号： | 201210445692.1 | 申请日： | 2012-11-08 |
| 公开（公告）号： | CN103811420A | 公开（公告）日： | 2014-05-21 |
| 发明（设计）人： | 何永根 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底，至少包含栅极结构；在所述栅极两侧形成凹槽并在所述凹槽中外延生长SiGe层；对所述栅极两侧的SiGe层进行低能量的P型掺杂，形成源漏区，以降低接触电阻。本发明提供了一种半导体器件的制备方法，在本发明中为了降低PMOS中各种接触电阻，在形成PMOS源漏区的时候通过低能量的掺杂，例如低能量的离子注入或者等离子掺杂，不再执行源漏注入的步骤，所述掺杂在外延形成所述SiGe层之后进行，并且所述SiGe层可以为复合层，通过所述方法进一步降低硅化物的尺寸，同时能够更好的保持PMOS区域的压应力，减低弛豫效应（the stress relaxation），而且降低了源漏上接触电阻，进一步提高了器件的性能。 | ||
| 搜索关键词： | 一种 半导体器件 制备 方法 | ||
【主权项】：
一种半导体器件的制备方法，包括：提供半导体衬底，至少包含栅极结构；在所述栅极两侧形成凹槽并在所述凹槽中外延生长SiGe层；对所述栅极两侧的SiGe层进行低能量的P型掺杂，形成源漏区，以降低接触电阻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210445692.1/，转载请声明来源钻瓜专利网。
- 上一篇：焊球凸块结构及其形成方法
- 下一篇：一种深硅通孔刻蚀方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
