[发明专利]一种基于Intel-Brickland-EX平台的内存纠错方法无效
| 申请号： | 201210452828.1 | 申请日： | 2012-11-13 |
| 公开（公告）号： | CN102968355A | 公开（公告）日： | 2013-03-13 |
| 发明（设计）人： | 李博乐;林楷智 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 250014 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于Intel-Brickland-EX平台的内存纠错方法，是基于ECC纠错技术，在内存DRAM的ECC校验颗粒中预留16bit做为备份单元，并随时准备对出错的DRAM颗粒进行备份的方式同时纠正来自两个不同DRAM颗粒的数据错误，提升2倍的纠错效率；同时降低cacheline的传输带宽，降低了50%内存出错的概率，大幅提高系统的可靠性和稳定性。 | ||
| 搜索关键词： | 一种 基于 intel brickland ex 平台 内存 纠错 方法 | ||
【主权项】：
一种基于Intel‑Brickland‑EX平台的内存纠错方法， 其特征在于基于ECC纠错技术，在内存DRAM的ECC校验颗粒中预留16bit做为备份单元，并随时准备对出错的DRAM颗粒进行备份的方式同时纠正来自两个不同DRAM颗粒的数据错误，提升2倍的纠错效率；同时降低cache line的传输带宽，降低了50%内存出错的概率，大幅提高系统的可靠性和稳定性，纠错步骤如下：1）通过BIOS设置，将CPU cache line拆为两半，以降低内存通道总线带宽，提高系统可靠性2）在内存中划分出16bit做备份的地址单元；3）通过BIOS监控内存报错情况，并设置纠错策略，如果单DRAM报错，则利用普通的ECC机制进行校验；4）如果同时两个DRAM报错，则首先将发生错误的DRAM颗粒的地址和数据全部拷贝至16bit备份单元中，并弃用此故障DRAM颗粒，然后利用普通的ECC机制修正第二个DRAM错误。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210452828.1/，转载请声明来源钻瓜专利网。
