[发明专利]基于FPGA的可实现干扰抵消与基站锁定的系统及方法

摘要

本发明公开了基于FPGA的可实现干扰抵消与基站锁定的系统及方法，该系统：第一低噪声放大器的输出端依次连接有第一滤波器、第一下变频器及模数转换器；第二低噪声放大器的输出端依次连接有第二滤波器及第二下变频器，第二下变频器的输出端与模数转换器连接；模数转换器的第一输出端与第二输出端均通过第一FPGA与第二FPGA连接，第二FPGA的输出端分别连接有第一DAC、第二DAC及串行数模转换器；第一DAC的输出端依次连接有第一IQ调制器、第三滤波器及第一功放器，第二DAC的输出端依次连接有第二IQ调制器、第四滤波器及第二功放器，串行数模转换器的输出端连接有压控晶振。本发明实现方式简单、成本低、可兼容多种系统制式，可广泛应用于通信行业中。

主权项

基于FPGA的可实现干扰抵消与基站锁定的系统，其特征在于，包括：第一低噪声放大器、第二低噪声放大器、用于协同实现干扰抵消及基站锁定的第一FPGA及第二FPGA，所述第一低噪声放大器的输出端依次连接有第一滤波器、第一下变频器及模数转换器；所述第二低噪声放大器的输出端依次连接有第二滤波器及第二下变频器，所述第二下变频器的输出端与模数转换器连接；所述模数转换器的第一输出端与第二输出端均通过第一FPGA与第二FPGA连接，所述第二FPGA的输出端分别连接有第一数模转换器、第二数模转换器及串行数模转换器；所述第一数模转换器的输出端依次连接有第一IQ调制器、第三滤波器及第一功放器，所述第二数模转换器的输出端依次连接有第二IQ调制器、第四滤波器及第二功放器，所述串行数模转换器的输出端连接有压控晶振。