[发明专利]一种星载多路数据高速复接装置有效
申请号: | 201210468551.1 | 申请日: | 2012-11-19 |
公开(公告)号: | CN102932699A | 公开(公告)日: | 2013-02-13 |
发明(设计)人: | 申景诗;张霞;孙俊杰;李文彬;邵飞;张长帅 | 申请(专利权)人: | 中国航天科技集团公司第五研究院第五一三研究所 |
主分类号: | H04Q11/00 | 分类号: | H04Q11/00 |
代理公司: | 北京理工大学专利中心 11120 | 代理人: | 高燕燕;付雷杰 |
地址: | 264003 山*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种星载多路数据高速复接装置,能够实现对星载多路信号的高速采集,且整个装置的可靠性高。该装置包括壳体、底板、上盖板和3个插件;壳体包括左、右侧板,前、后导轨板;在前、后导轨板相对的端面上分别加工有3条垂直于底板的导轨槽,3个相互平行的插件通过导轨槽插接在底板上。每个插件包括框架、加强筋、印制板、电子元器件和楔形锁紧条。3个插件分别为CPU板、供电及总线板和复接板,通过每个印制板上的内部电连接器和底板上的电连接器实现以下连接:1553B接口电路和1394总线接口电路分别与CPU控制电路互连;CPU控制电路、1394总线接口电路、高速LVDS接口电路、低速LVDS接口电路、供电电路、时钟电路和FPGA的配置电路和高速串行器电路均接入FPGA。 | ||
搜索关键词: | 一种 星载多 路数 高速 装置 | ||
【主权项】:
一种星载多路数据高速复接装置,其特征在于,包括:壳体(5)、底板(2)、上盖板(1)和3个插件;其中壳体(5)包括左侧板、右侧板、前导轨板和后导轨板;在前导轨板和后导轨板相对的端面上分别加工有3条垂直于底板(2)的导轨槽,3个相互平行的插件(3)通过导轨槽插接在底板(2)上;上盖板(1)固定在装置壳体(5)的顶部;所述插件(3)包括边框(6)、加强筋(14)、印制板(12)、电子元器件(13)和楔形锁紧条(4);其中印制板(12)的四周与边框(6)固接,在边框(6)的两端与壳体(5)上的导轨槽相匹配的位置设置楔形锁紧条(4),所述楔形锁紧条(4)与边框(6)的宽度和与导向槽的宽度相匹配,通过楔形锁紧条(4)将插件(3)固定在导向槽内;在印制板(12)的中部设置了纵向加强筋(14),纵向加强筋(14)的两端分别设置横向加强筋(14);所述电子元器件(13)固定在印制板(12)上;依据印制板(12)上电子元器件(13)的不同,将3个印制板分为CPU板、供电及总线板和复接板;其中CPU板上布置有CPU控制电路和低速LVDS接口电路;供电及总线板上布置1553B总线接口电路、供电电路;复接板上布置1394接口电路、高速LVDS接口电路、时钟电路、FPGA(8)及其配置电路和高速串行器电路;通过印制板(12)上的内部电连接器和底板(2)上的电连接器实现以下连接关系:1553B接口电路和1394总线接口电路分别与CPU控制电路互连;CPU控制电路、1394总线接口电路、高速LVDS接口电路、低速LVDS接口电路、供电电路、时钟电路、高速串行器电路和FPGA(8)的配置电路均接入FPGA(8);每个印制板(12)均为多层印制板(12);其中电子元器件(13)分布在印制板(12)的顶层和底层,中间层由独立的电源层、地层和信号层组成;每个印制板(12)中均有电源层和地层,电源层和地层相邻布置;且电源层相对地层向内缩20H,所述H为两相邻电源层与地层之间的介质厚度;所述印制导线的布局应满足:关键信号的印制导线所在层与地层相邻;同时对关键信号印制导线的走线采用蛇形线的方式布线,使蛇形线平行部分的最小间距不小于4H,所述H为信号线距参考地平面的高度;所述关键信号包括高速LVDS接口电路信号、高速串行器电路输入、输出信号及时钟电路数字控制信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航天科技集团公司第五研究院第五一三研究所,未经中国航天科技集团公司第五研究院第五一三研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210468551.1/,转载请声明来源钻瓜专利网。