[发明专利]半导体精细图案的形成方法有效
| 申请号： | 201210477231.2 | 申请日： | 2012-11-21 |
| 公开（公告）号： | CN103839781A | 公开（公告）日： | 2014-06-04 |
| 发明（设计）人： | 何其旸 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/02 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体精细图案的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有待刻蚀材料层，所述待刻蚀材料层具有第一区域和第二区域；在待刻蚀材料层第一区域的表面形成若干分立的第一牺牲层，在待刻蚀材料层第二区域的表面形成若干分立的第二牺牲层；分别在第一牺牲层和第二牺牲层的两侧形成第一侧墙；去除第一牺牲层和第二牺牲层；在第一侧墙两侧形成第二侧墙，形成若干分立的第一掩膜层和连续的第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜，刻蚀待刻蚀材料层，在待刻蚀材料层的第一区域形成具有间隔的重复图形，在待刻蚀材料层的第二区域形成连续图形。本发明的技术方案，能同时形成具有间隔的重复图形和连续的大尺寸图形。 | ||
| 搜索关键词： | 半导体 精细 图案 形成 方法 | ||
【主权项】：
一种半导体精细图案的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有待刻蚀材料层，所述待刻蚀材料层具有第一区域和第二区域；在待刻蚀材料层第一区域的表面形成若干分立的第一牺牲层，在待刻蚀材料层第二区域的表面形成若干分立的第二牺牲层；分别在第一牺牲层和第二牺牲层的两侧形成第一侧墙；去除第一牺牲层和第二牺牲层，位于待刻蚀材料层第一区域表面的第一侧墙之间的间距大于位于待刻蚀材料层第二区域表面的第一侧墙之间的间距；在第一侧墙两侧形成第二侧墙，位于待刻蚀材料层第一区域表面的第一侧墙及其两侧的第二侧墙形成若干分立的第一掩膜层，位于待刻蚀材料层第二区域表面的第一侧墙及其两侧的第二侧墙形成连续的第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜，刻蚀待刻蚀材料层，在待刻蚀材料层的第一区域形成具有间隔的重复图形，在待刻蚀材料层的第二区域形成连续图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210477231.2/，转载请声明来源钻瓜专利网。
- 上一篇：具多重撷取光源发电的迭组整合式发电装置
- 下一篇：一种用于集成电路的铜保险丝
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
