[发明专利]应用于网络处理器中的DDR3存储器的控制器有效
| 申请号： | 201210484096.4 | 申请日： | 2012-11-23 |
| 公开（公告）号： | CN102929815A | 公开（公告）日： | 2013-02-13 |
| 发明（设计）人： | 金胤丞;马鹏;李苗 | 申请（专利权）人： | 中国电子科技集团公司第三十二研究所 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F5/06 |
| 代理公司： | 上海智信专利代理有限公司 31002 | 代理人： | 王洁;郑暄 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种应用于网络处理器中的DDR3存储器的控制器，属于控制器技术领域，该控制器包括并行总线接口模块、缓存模块和DDR3存储器接口模块。并行总线接口模块包括至少两路并行的总线接口，每一路总线接口均包括总线接口单元和功能操作单元；缓存模块包括与并行的总线接口数量相同的一级缓存和一个二级缓存；缓存模块通过DDR3存储器接口模块连接DDR3存储器，DDR3存储器接口模块在实现隐藏bank激活和预充电延时的基础上，进一步隐藏了刷新延时。从而整体上大幅度提高了DDR3存储器的访存效率，能够满足网络处理器的要求，且本发明的应用于网络处理器中的DDR3存储器的控制器的结构简单，成本低廉，应用范围较为广泛。 | ||
| 搜索关键词： | 应用于 网络 处理器 中的 ddr3 存储器 控制器 | ||
【主权项】：
一种应用于网络处理器中的DDR3存储器的控制器，其特征在于，所述的控制器包括并行总线接口模块、缓存模块和DDR3存储器接口模块，所述的并行总线接口模块包括至少两路并行的总线接口，每一路总线接口均包括总线接口单元和与所述的总线接口单元相连的功能操作单元，所述的总线接口单元用以从总线获得与DDR3存储器访存相关的命令，所述的功能操作单元用以执行所述的访存相关的命令，所述的各功能操作单元均分别连接所述的缓存模块，所述的缓存模块通过所述的DDR3存储器接口模块连接DDR3存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十二研究所，未经中国电子科技集团公司第三十二研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210484096.4/，转载请声明来源钻瓜专利网。
- 上一篇：天线及其馈源组件
- 下一篇：双光谱的自主导航敏感器及其设计方法
