[发明专利]P型MOSFET的制造方法有效
| 申请号： | 201210506496.0 | 申请日： | 2012-11-30 |
| 公开（公告）号： | CN103854983B | 公开（公告）日： | 2018-05-22 |
| 发明（设计）人： | 徐秋霞;朱慧珑;周华杰;许高博;梁擎擎 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 蔡纯 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种P型MOSFET的制造方法，该方法包括：在半导体衬底上形成MOSFET的一部分，包括位于半导体衬底中的源/漏区、在半导体衬底上方位于源/漏区之间的假栅叠层、以及围绕假栅叠层的栅极侧墙；去除MOSFET的假栅叠层以形成栅极开口，以暴露半导体衬底的表面；在半导体的暴露表面上形成界面氧化物层；在栅极开口内的界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；在第一金属栅层中注入掺杂离子；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子。 | ||
| 搜索关键词： | mosfet 制造 方法 | ||
【主权项】：
1.一种P型MOSFET的制造方法，所述方法包括：在半导体衬底上形成MOSFET的一部分，所述MOSFET的所述部分包括位于半导体衬底中的源/漏区、在半导体衬底上方位于源/漏区之间的假栅叠层、以及围绕假栅叠层的栅极侧墙，其中硅化区形成在所述源/漏区的表面；去除所述MOSFET的假栅叠层以形成栅极开口，该栅极开口暴露半导体衬底的表面；在半导体的暴露表面上形成界面氧化物层；在栅极开口内的界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；在第一金属栅层中注入掺杂离子，其中所述注入掺杂离子包括：控制离子注入的能量和剂量，使得掺杂离子仅仅分布在第一金属栅层中；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子，其中掺杂离子为BF2 。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210506496.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
