[发明专利]CMOS晶体管的形成方法有效
| 申请号： | 201210514534.7 | 申请日： | 2012-12-04 |
| 公开（公告）号： | CN103855096A | 公开（公告）日： | 2014-06-11 |
| 发明（设计）人： | 三重野文健 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域；对所述NMOS区域和PMOS区域的源区和漏区进行预非晶化注入；刻蚀所述NMOS区域和PMOS的源区和漏区，形成第一开口，所述第一开口的深度小于所述预非晶化注入的深度，在所述第一开口内形成NMOS嵌入式源区和漏区；形成阻挡层，所述阻挡层具有暴露所述PMOS区域的第二开口；沿所述第二开口刻蚀PMOS区域的源区和漏区，去除PMOS区域的NMOS嵌入式源区和漏区和预非晶化注入区域，形成第三开口，在所述第三开口内形成PMOS嵌入式源区和漏区。本发明CMOS晶体管的形成方法工艺简单。 | ||
| 搜索关键词： | cmos 晶体管 形成 方法 | ||
【主权项】：
一种CMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域和PMOS区域之间具有隔离结构，所述NMOS区域和PMOS区域的半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁，位于所述栅极结构两侧的鳍部内的源区和漏区；对所述NMOS区域和PMOS区域的源区和漏区进行预非晶化注入；刻蚀所述NMOS区域和PMOS的源区和漏区，形成第一开口，所述第一开口的深度小于所述预非晶化注入的深度，在所述第一开口内形成NMOS嵌入式源区和漏区；形成阻挡层，所述阻挡层具有暴露所述PMOS区域的第二开口；沿所述第二开口刻蚀PMOS区域的源区和漏区，去除PMOS区域的NMOS嵌入式源区和漏区和预非晶化注入区域，形成第三开口，在所述第三开口内形成PMOS嵌入式源区和漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210514534.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种化学镀镍磷合金镀液配方
- 下一篇：二度好友查询系统、方法与装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
