[发明专利]NMOS晶体管及其制作方法有效
申请号: | 201210516329.4 | 申请日: | 2012-12-05 |
公开(公告)号: | CN103855025B | 公开(公告)日: | 2017-06-13 |
发明(设计)人: | 韩秋华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的技术方案提供了NMOS晶体管及其制作方法,其中,所述NMOS晶体管的制作方法包括提供半导体衬底;在所述半导体衬底上形成栅极结构,在栅极结构两侧的半导体衬底内形成源极和漏极;形成拉应力层,所述拉应力层覆盖所述栅极结构和所述半导体衬底;去除覆盖在所述栅极结构上方的拉应力层;在栅极结构上方处形成压应力层。本发明通过去除栅极上方的具有拉应力的应力层,再形成的具有压应力的应力层,使其可以直接对栅极产生向下的压力,从而使得栅极对衬底会产生向下的压力,从而转化为沿沟道长度方向的张应力,使得沟道中电子的迁移率进一步增大,从而使得NMOS晶体管具有更高的运转速度。 | ||
搜索关键词: | nmos 晶体管 及其 制作方法 | ||
【主权项】:
一种NMOS晶体管的制作方法,其特征在于,包括:提供半导体衬底;在所述半导体衬底上形成虚拟栅极,所述虚拟栅极包括高k介质层和伪栅材料层;在所述虚拟栅极两侧的半导体衬底内形成源极和漏极;形成拉应力层,所述拉应力层覆盖所述虚拟栅极和所述半导体衬底;去除覆盖在所述虚拟栅极上方的拉应力层;去除所述伪栅材料层,并在原伪栅材料层处填充栅极材料,使得所述栅极材料和高k介质层形成高k金属栅;在所述高k金属栅上方处形成压应力层;在所述高k金属栅上方形成压应力层的方式为:在形成高k金属栅之后,在剩余的拉应力层和高k金属栅上形成层间介质层;刻蚀所述层间介质层,在高k金属栅上方形成开口,所述开口正好完全暴露所述高k金属栅;在所述开口中填充所述压应力层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210516329.4/,转载请声明来源钻瓜专利网。
- 上一篇:MOS栅极器件的制造方法
- 下一篇:一种FinFET器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造