[发明专利]基于Booth算法的48x30位乘法器

摘要

本发明公开了一种基于Booth算法的48x30位乘法器，其包括Bit位移位控制模块、部分积生成器、流水累加控制器和部分积流水线累加器。该乘法器先产生部分积，再对部分积进行累加求和来实现48x30位乘法的运算，由于利用Radix-4Booth算法产生部分积进行流水加法运算可以大幅度减少需要求和的部分积个数，从而缩短了实现乘法运算所需要的时钟周期，同时还对有符号数和无符号数相乘的算法实现了统一。由此可见，其是对传统串行乘法器和并行乘法器在处理带宽和硬件资源消耗上的一种折衷，从而能够使高位宽的乘法器在满足我们系统设计带宽速度需求的基础上，大大降低设计中的硬件资源消耗，显著节约成本。

主权项

一种基于Booth算法的48x30位乘法器，其特征在于，包括：Bit位移位控制模块，用于当检测到启动执行乘法控制指示指令有效时，接收30bit位乘数B的输入，控制30bit位乘数B在每个计算周期从低到高逐bit移位；部分积生成器，用于接收48bit位被乘数A的输入以及所述bit位移位控制模块在每个所述计算周期送来的所述乘数B的一组3个bit位的状态值；根据Radix‑4Booth算法并结合当前接收到的被乘数A和所述乘数B的一组3个bit位的状态值生成一个部分积；流水累加控制器，用于在所述bit位移位控制模块的驱动下，控制部分积流水线累加器在每个计算周期内对部分积做一次加法运算；部分积流水线累加器，用于在所述流水累加控制器的控制下，对所述部分积生成器送过来的每组部分积做累加运算；当完成所有部分积运算过程后输出运算结果，并由所述流水累加控制器输出运算结束指示标志。