[发明专利]基于FPGA的伪随机序列发生器及其生成方法有效
| 申请号： | 201210528488.6 | 申请日： | 2012-12-10 |
| 公开（公告）号： | CN103870238B | 公开（公告）日： | 2018-03-16 |
| 发明（设计）人： | 丁新宇;王悦;王铁军;李维森 | 申请（专利权）人： | 北京普源精电科技有限公司 |
| 主分类号： | G06F7/58 | 分类号： | G06F7/58 |
| 代理公司： | 北京三友知识产权代理有限公司11127 | 代理人： | 任默闻 |
| 地址： | 102206 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供了一种基于FPGA的伪随机序列发生器及其生成方法，所述的伪随机序列发生器包括控制单元、时钟单元以及FPGA，其中，所述的控制单元，用于采集用户输入的伪随机序列参数，根据所述的伪随机序列参数生成用户指令，并将所述的用户指令发送至所述的FPGA；所述的时钟单元，用于向所述的FPGA提供时钟脉冲；所述的FPGA具体包括处理器接口、周期累加器、伪随机序列生成单元、边沿生成单元以及序列成形单元。以FPGA作为主要功能部件，辅以少量的模拟器件，解决了现有技术中的伪随机序列发生器产生的码元速率的分辨率和精确度均较差的技术问题。 | ||
| 搜索关键词： | 基于 fpga 随机 序列 发生器 及其 生成 方法 | ||
【主权项】：
一种基于FPGA的伪随机序列发生器，其特征是，所述的伪随机序列发生器包括控制单元、时钟单元以及FPGA，其中，所述的控制单元，用于采集用户输入的伪随机序列参数，根据所述的伪随机序列参数生成用户指令，并将所述的用户指令发送至所述的FPGA；所述的时钟单元，用于向所述的FPGA提供时钟脉冲；所述的FPGA具体包括：处理器接口，用于解析所述的用户指令，得到伪随机序列参数，所述的伪随机序列参数包括频率控制字、序列阶数、反馈系数、边沿幅度系数以及边沿时间阈值；周期累加器，用于根据所述的时钟脉冲以及所述的频率控制字生成相码；伪随机序列生成单元，用于根据所述的反馈系数以及所述的相码生成伪随机序列；边沿生成单元，用于根据所述的相码、所述的伪随机序列以及所述的边沿幅度系数构造所述伪随机序列的上边沿以及下边沿；序列成形单元，用于根据所述的相码、所述的上边沿以及下边沿、所述的伪随机序列生成边沿时间可控的数字化的伪随机序列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京普源精电科技有限公司，未经北京普源精电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210528488.6/，转载请声明来源钻瓜专利网。
