[发明专利]存储器的列地址译码电路在审
申请号: | 201210536926.3 | 申请日: | 2012-12-12 |
公开(公告)号: | CN103871472A | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 刘芳芳;金建明 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | G11C16/26 | 分类号: | G11C16/26;G11C16/06 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种存储器的列地址译码电路,将传统列地址选择电路的选择管与隔离管分开,使用一高阈值电压MOS管作隔离作用,两低阈值电压MOS管作选择作用,并利用电荷泵电路产生的高压加到高压管的门级以降低高压管的高阈值电压对建立时间以及读性能的影响,简化了列选择电路,而且大大缩短了列选择电路的建立时间。 | ||
搜索关键词: | 存储器 地址 译码 电路 | ||
【主权项】:
一种存储器的列地址译码电路,其特征在于:包含:两反相器,第一反相器的输出与第二反相器的输入连接形成串联,第一反相器的输入端接第一控制信号;三个NMOS管,依次源漏相连形成串联结构,第一NMOS管的漏极接存储单元,第三NMOS管的源极为所述译码电路的输出端;一电平转换器,其输入端分别接第二控制信号及第三控制信号,以及电荷泵的输出电压,电平转换器的输出端接第三NMOS管的栅极;所述第一NMOS管的栅极连接第四控制信号,第二NMOS管的栅极连接所述第二反相器的输出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210536926.3/,转载请声明来源钻瓜专利网。