[发明专利]基于一阶矩的卷积器

摘要

本发明公开了一种基于一阶矩的卷积器，属于数字信号处理领域。本发明通过预先对卷积核序列数据值和序号进行统计，作为后续计算的控制信号，将循环卷积计算转化成只含少量移位和加法运算的操作，设计出结构简单且对任意长度和数据分布范围都适用的高效数字信号卷积计算器。本发明在卷积计算中避免三角函数和复数计算的引入，提高计算精度；克服现有的快速卷积器对乘法器或大容量存储资源的需求；消除在计算卷积时对长度的限制；在减少硬件资源占用和降低功耗的同时保持较高的计算速度。

主权项

1.一种卷积器，包括第一寄存器cnt1、递减器cnt2、第二寄存器cnt3、两行累加器组acc[1]，acc[2]以及M+1行寄存器组reg[0]，reg[1]，…，reg[M]，M是卷积长度N用二进制表示的比特数目；每一行寄存器组由N个寄存器构成，每一行累加器组由N个累加器构成；reg[0]由输入序列{x(n)}赋值，n＝0，1，2，…，N-1；第一寄存器cnt1由输入序列{q(n)}赋值，cnt1的每个比特位cnt1[m]，m＝0，1，…M-1经过m个周期的延时后分别控制第m行的寄存器组赋值即ROR{x(n)}_m表示对序列{x(n)}右循环m个位置；经过M个时钟周期后，寄存器reg[M]的值为序列ROR{x(n)}_q(n)；递减器cnt2由输入序列{p(i)}，i＝0，1，2，…，2^L-1赋值，L为数据位宽；当cnt2为0时，i＝i-1，递减器cnt2被更新赋值即cnt2＝p(i)，否则，n＝n-1，寄存器cnt1被更新赋值即cnt1＝q(n)；第二寄存器cnt3由递减器cnt2延时M个时钟周期后对其赋值，当cnt3不为0，则acc[1]＝acc[1]+reg[M]，当cnt3为0，则acc[2]＝acc[2]+acc[1]；当第二寄存器cnt3接收到最后一个值p(0)时，完成全部累加操作，acc[2]中的数据序列即为最终的卷积结果Y；所述输入序列{p(i)}表示卷积核{h(n)}中数值为i的元素个数，所述输入序列{q(n)}的含义为：对卷积核{h(n)}先按数值大小重新排列，后按序号大小重新排列之后得到一新序列，q(n)对应为该新序列的第n个数值在原始卷积核{h(n)}中的序号。