[发明专利]用于双图案化兼容标准单元设计的缝合和修整方法有效
| 申请号： | 201210562993.2 | 申请日： | 2012-12-21 |
| 公开（公告）号： | CN103186692A | 公开（公告）日： | 2013-07-03 |
| 发明（设计）人： | 许钦雄;陈皇宇;王中兴 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于创建双图案化兼容集成电路布局的方法。该方法允许图案被分配给不同掩模并且在光刻期间被缝合在一起。该方法还允许图案的部分在工艺之后被去除。本发明还公开了用于双图案化兼容标准单元设计的缝合和修整方法。 | ||
| 搜索关键词： | 用于 图案 兼容 标准 单元 设计 缝合 修整 方法 | ||
【主权项】：
一种方法，包括：接收在集成电路(“IC”)布局中包括的多个电路元件的标识；提供通过表示具有多个图案的多个单元布局的数据编码的永久机器可读存储介质，所述图案包括电源总线图案(“Vdd”)和接地总线图案(“Vss”)，其中，所述单元布局可通过双图案化分解并且包括偶数路径单元和奇数路径单元；将所述单元布局的至少两个实例布置在所述IC布局中的相应邻近位置处，使得至少一个偶数路径单元邻接至少一个奇数路径单元；以及将所述IC布局输出到机器可读存储介质，其中，由用于控制制造用于使用双图案化技术图案化半导体衬底的多个掩模的工艺的系统来读取所述机器可读存储介质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210562993.2/，转载请声明来源钻瓜专利网。
