[发明专利]基于延迟分集的短波收发集成数字信号处理模块有效
| 申请号： | 201210570343.2 | 申请日： | 2012-12-25 |
| 公开（公告）号： | CN103067058A | 公开（公告）日： | 2013-04-24 |
| 发明（设计）人： | 俞春华;刘林;郑凯 | 申请（专利权）人： | 熊猫电子集团有限公司;南京熊猫汉达科技有限公司 |
| 主分类号： | H04B7/04 | 分类号： | H04B7/04 |
| 代理公司： | 南京瑞弘专利商标事务所(普通合伙) 32249 | 代理人： | 陈建和 |
| 地址： | 210002 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于延迟分集的短波收发集成数字信号处理模块，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片。本发明中的短波收发集成数字信号处理模块，实现六个短波通道的激励和接收，同时采用延迟分集技术，可以提高通信增益和抗干扰能力，另外采用CPCI接口可提高模块的通用性和兼容性。 | ||
| 搜索关键词： | 基于 延迟 分集 短波 收发 集成 数字信号 处理 模块 | ||
【主权项】：
一种基于延迟分集的短波收发集成数字信号处理模块，其特征在于，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片，其中，在发射时，DSP芯片从CPCI总线读入音频数据和外部控制命令并对音频数据进行编码、延迟处理和调制，处理后的，6个通道数据经过6片A/D芯片，输出6路短波射频信号，在接收时，6片A/D芯片对6路短波中频信号进行采样，将采样的数字信号分别送给两片下变频芯片，做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现模块的内部逻辑控制，最后由FPGA将滤波处理后的数字信号送给DSP芯片，由DSP芯片对数字信号实现分集处理、解调和解码，并最终输出输出数字基带信号至CPCI总线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于熊猫电子集团有限公司;南京熊猫汉达科技有限公司，未经熊猫电子集团有限公司;南京熊猫汉达科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210570343.2/，转载请声明来源钻瓜专利网。
