[发明专利]激活信号生成电路和半导体存储器装置有效
| 申请号： | 201210590453.5 | 申请日： | 2012-12-28 |
| 公开（公告）号： | CN103258567A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 川嶋将一郎 | 申请（专利权）人： | 富士通半导体股份有限公司 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22;G11C5/14;H03K17/22 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 朱胜;陈炜 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种激活信号生成电路，为脉冲信号的第一和第二激活信号被施加至该电路并且该电路生成内部激活信号，其具有第一延迟元件。基于第一和第二激活信号的前（激活转换）沿的定时来激活内部激活信号。当第一激活信号的后（未激活转换）沿的定时早于第二激活信号的后沿的定时时，基于第一激活信号的后沿的定时内部激活信号变为未激活，并且当第一激活信号的后沿的定时晚于第二激活信号的后沿的定时时，在基于第一延迟元件的延迟时间的预定的延迟时间之后内部激活信号变为未激活。 | ||
| 搜索关键词： | 激活 信号 生成 电路 半导体 存储器 装置 | ||
【主权项】：
一种激活信号生成电路，为脉冲信号的第一激活信号和第二激活信号输入至所述激活信号生成电路，并且所述激活信号生成电路生成内部激活信号，所述激活信号生成电路包括第一延迟元件，其中：基于所述第一激活信号和所述第二激活信号的前沿的定时来激活所述内部激活信号；当所述第一激活信号的后沿的定时比所述第二激活信号的后沿的定时早时，基于所述第一激活信号的后沿的定时，不激活所述内部激活信号；当所述第一激活信号的后沿的定时比所述第二激活信号的后沿的定时晚时，在基于所述第一延迟元件的延迟时间的预定的延迟时间之后，不激活所述内部激活信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司，未经富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210590453.5/，转载请声明来源钻瓜专利网。
