[实用新型]基于FPGA的双精度混沌信号发生器

摘要

基于FPGA的双精度混沌信号发生器，包括时序控制单元、数据选择单元、数据存储单元和两个浮点数运算单元，两个浮点数运算单元构成两条并行的运算支路，数据选择单元分别与两个浮点数运算单元的输入端连接，两个浮点数运算单元的输出端连接至数据存储单元，数据存储单元的输出端连接至数据选择单元的输入端；每个浮点数运算单元中都设有一个数据分配单元、一个浮点数加法器、一个浮点数乘法器和一个具有数据分配的功能的存储单元，数据分配单元分别与浮点数加法器和浮点数乘法器连接，浮点数加法器和浮点数乘法器的输出端连接至存储单元。在大幅减少芯片使用面积的同时，明显提高了工作频率。

主权项

基于FPGA的双精度混沌信号发生器，其特征在于：信号发生器包括时序控制单元、数据选择单元（MUX）、数据存储单元（RAM1）和两个浮点数运算单元（FPU），两个浮点数运算单元（FPU）构成两条并行的运算支路，时序控制单元为各单元模块提供状态控制信号；数据选择单元（MUX）分别与两个浮点数运算单元（FPU）的输入端连接，两个浮点数运算单元（FPU）的输出端连接至数据存储单元（RAM1），数据存储单元（RAM1）的输出端连接至数据选择单元（MUX）的输入端；每个浮点数运算单元（FPU）中都设有一个数据分配单元（DEMUTI）、一个浮点数加法器（ADD）、一个浮点数乘法器（MULTI）和一个具有数据分配的功能的存储单元（RAM2），数据分配单元（DEMUTI）分别与浮点数加法器（ADD）和浮点数乘法器（MULTI）连接，浮点数加法器（ADD）和浮点数乘法器（MULTI）的输出端连接至存储单元（RAM2）。