[实用新型]一种数字逻辑及系统设计实验箱有效
| 申请号： | 201220026772.9 | 申请日： | 2012-01-20 |
| 公开（公告）号： | CN203013026U | 公开（公告）日： | 2013-06-19 |
| 发明（设计）人： | 丁磊;林小平 | 申请（专利权）人： | 广东工业大学 |
| 主分类号： | G09B19/00 | 分类号： | G09B19/00 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 林丽明 |
| 地址： | 510006 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数字逻辑及系统设计实验箱，包括电源模块、门电路模块、组合电路模块、时序电路模块、开关控制输入模块、开关控制输出模块、中央处理单元、波形发生电路模块；中央处理单元为门电路/组合电路/时序电路FPGA核心板。该实验箱为学生实现数字逻辑及系统设计提供实验电路板，可使学生完成基本的数字逻辑实验及基于硬件描述语言设计的个性电路的实验，且可以同时验证数字逻辑及数字系统设计的结果，实验箱配有数字逻辑笔，对所有分立元件的引脚均以铜插线孔引出，接插跳线可以无限级联，便于综合实验及进行扩展测试。 | ||
| 搜索关键词： | 一种 数字 逻辑 系统 设计 实验 | ||
【主权项】：
一种数字逻辑及系统设计实验箱，其特征在于包括电源模块（1）、门电路模块（2）、组合电路模块（3）、时序电路模块（4）、开关控制输入模块（5）、开关控制输出模块（6）、中央处理单元（7）、波形发生电路模块（8）；电源模块（1）分别与门电路模块（2）、组合电路模块（3）、时序电路模块（4）、中央处理单元（7）、波形发生电路模块（8）连接；开关控制输入模块（5）的输出端分别与门电路模块（2）、组合电路模块（3）、时序电路模块（4）、中央处理单元（7）的输入端连接；开关控制输出模块（6）的输入端分别与门电路模块（2）、组合电路模块（3）、时序电路模块（4）的输出端连接；波形发生电路模块（8）的输出端分别与时序电路模块（4）、中央处理单元（7）的输入端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学，未经广东工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220026772.9/，转载请声明来源钻瓜专利网。
